半導体集積回路装置およびその製造方法

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：筒井大和
Gazette classification：公開公報
Application number (International application number)：1996309369
Publication number (International publication number)：1997252098
Application date： Nov. 20, 1996
Publication date： Sep. 22, 1997
Summary：

【要約】【課題】 DRAMの製造工程を簡略化して製造コストを低減する。【解決手段】 DRAMのメモリセル選択用MISFETQtのゲート電極8A(ワード線WL)のシート抵抗、およびビット線BL1,BL2 のシート抵抗をそれぞれ2Ω/□以下とし、ゲート電極8A(ワード線WL)およびビット線BL1,BL2 を形成する工程で周辺回路の配線をそれぞれ同時に形成することにより、DRAMの製造工程を低減する。

Claim (excerpt)：

メモリセル選択用MISFETとその上部に形成された情報蓄積用容量素子とで構成されるメモリセルを備えたDRAMを有する半導体集積回路装置であって、前記メモリセル選択用MISFETのゲート電極と一体に構成されたワード線のシート抵抗と、前記メモリセル選択用MISFETのソース領域、ドレイン領域の一方に接続されるビット線のシート抵抗がそれぞれ2Ω/□以下であることを特徴とする半導体集積回路装置。

IPC (2)：

H01L 27/108 , H01L 21/8242

FI (3)：

H01L 27/10 681 A , H01L 27/10 681 B , H01L 27/10 681 F

Patent cited by the Patent：

Cited by examiner (2)

半導体記憶装置
Gazette classification：公開公報 Application number：特願平4-191109 Applicant：株式会社東芝
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平5-280618 Applicant：株式会社東芝

Return to Previous Page