Pat

J-GLOBAL ID：200903040013835575

ヘテロ接合バイポーラトランジスタ及びその製造方法

Inventor： 鈴村 功 ,  小田 克矢 ,  鷲尾 勝由
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001365037
Publication number (International publication number)：2003168689
Application date： Nov. 29, 2001
Publication date： Jun. 13, 2003
Summary：

【要約】【課題】 本願発明は、高コレクタ電流時、高速動作を維持できるSiGeCヘテロ接合バイポーラトランジスタ、及びその製造方法を提供する。【解決手段】 SiGeCヘテロ接合バイポーラトランジスタの代表例のコレクタは、n型単結晶Si層、及びn型単結晶SiGe層からなる。又、ベースは高濃度p型単結晶SiGeC層からなり、更にエミッタはn型単結晶Si層からなる。n型単結晶SiGe層とp型単結晶SiGeC層のヘテロ界面において、p型単結晶SiGeC層のバンドギャップは、n型単結晶SiGe層以上である。コレクタ電流の増加によって、実効的な中性ベースが拡大した場合でも、n型単結晶SiGe層とp型単結晶SiGeC層のヘテロ界面における伝導帯に、エネルギー障壁が発生しない。このため、電子の拡散が阻害されないことから、高注入状態においても、高速動作性能を維持できるヘテロ接合バイポーラトランジスタを実現でき、これを用いた回路の高性能化が可能となる。

Claim (excerpt)：

第1導電型の単結晶Si層上に設けられた第1導電型の単結晶SiGe層からなるコレクタと、前記第1導電型の単結晶SiGe層上に設けられた前記第1導電型と反対導電型の第2導電型の単結晶SiGeC層からなるベースと、前記第2導電型の単結晶SiGeC層上に設けられた第1導電型のエミッタとを有し、且つ前記第1導電型の単結晶SiGe層の前記第2導電型の単結晶SiGeC層側のバンドギャップが前記第2導電型の単結晶SiGeC層の第1導電型の単結晶SiGe層側のバンドギャップと略等しいかもしくは小さい事を特徴とするヘテロ接合バイポーラトランジスタ。

IPC (3)：

H01L 21/331 ,  H01L 29/732 ,  H01L 29/737

FI (2)：

H01L 29/72 H ,  H01L 29/72 S

F-Term (14)：

5F003AP05 ,  5F003BB04 ,  5F003BB05 ,  5F003BB08 ,  5F003BC08 ,  5F003BE07 ,  5F003BE08 ,  5F003BF06 ,  5F003BF90 ,  5F003BG06 ,  5F003BM01 ,  5F003BP32 ,  5F003BP33 ,  5F003BP41

Patent cited by the Patent：

Cited by examiner (1)

• バイポーラトランジスタ及びその製造方法
  Gazette classification：公開公報   Application number：特願平3-057090   Applicant：株式会社日立製作所