Pat

J-GLOBAL ID：200903040357121121

電子パッケージおよびその製造方法

Inventor： スティーブン・ジョエル・ディフェンダファー ,  ハッセイン・シャウカタラー
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 合田 潔 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995246188
Publication number (International publication number)：1996125094
Application date： Sep. 25, 1995
Publication date： May. 17, 1996
Summary：

【要約】【課題】 電子パッケージの製造方法を提供する。【解決方法】 この方法は、材料の単一層のリードフレーム1を準備する工程を含む。リードフレームは、半導体チップ支持部3,複数の信号リード13,およびチップ支持部をほぼ囲む共通グラウンド部5を有する。複数の信号サイトおよび複数のグラウンド・サイトを有する半導体チップは、リードフレームの半導体チップ支持部上に装着される。半導体チップの信号サイトのうちの選ばれた信号サイトは、リードフレームの各信号リードに選択的に電気的に接続され、半導体チップのグラウンド・サイトのうちの選ばれたグラウンド・サイトは、リードフレームの共通グラウンド部に選択的に電気的に接続される。リードフレームの各信号リードは、互いに、およびリードフレームの共通グラウンド部から電気的に絶縁される。

Claim (excerpt)：

半導体チップ支持部,複数の信号リード,および前記半導体チップ支持部をほぼ取り囲む共通グラウンド部を備え、単一層の材料よりなるリードフレームを準備する工程と、前記リードフレームの前記半導体チップ支持部上に、複数の信号サイトおよび複数のグラウンド・サイトを有する半導体チップを装着する工程と、前記信号サイトのうちの選ばれた信号サイトを前記各信号リードに、および、前記グラウンド・サイトのうちの選ばれたグラウンド・サイトを前記リードフレームの前記共通グラウンド部に電気的に接続する工程と、前記各信号リードを、互いに、および前記リードフレームの前記共通グラウンド部から電気的に絶縁する工程とを含む、ことを特徴とする電子パッケージの製造方法。

Patent cited by the Patent：

Cited by examiner (2)

• 半導体素子搭載用のリードフレーム
  Gazette classification：公開公報   Application number：特願平5-033530   Applicant：三菱電機株式会社
• ガラス封止型集積回路
  Gazette classification：公開公報   Application number：特願平4-001176   Applicant：日本電気株式会社