Pat
J-GLOBAL ID：200903040507429740

半導体装置の製造方法

Inventor：
長谷川 尚

About 長谷川 尚


Applicant, Patent owner：
セイコーインスツルメンツ株式会社

About セイコーインスツルメンツ株式会社


Agent (1)： 坂上 正明
Gazette classification：公開公報
Application number (International application number)：2000237471
Publication number (International publication number)：2002050747
Application date： Aug. 04, 2000
Publication date： Feb. 15, 2002
Summary：
【要約】【課題】 SOI基板を用いた半導体装置において、半導体支持基板に保護素子を形成するため半導体支持基板の開口部を形成する際、シリコン活性層と半導体支持基板との段差が大きくなると、フォトレジストのコーティングの際にコートムラを生じる。また段差が急なため金属配線が段差部分において断切れを起こしやすくなる。【解決手段】 シリコン活性層と半導体支持基板との段差部側壁に多結晶シリコンからなるサイドスペーサーを形成し、段差部の形状を改善した。
Claim (excerpt)：
シリコン活性層上にパターニングを施す工程と、前記シリコン活性層を異方性ドライエッチにより部分的に除去する工程と、前記埋込酸化膜をエッチングし前記半導体支持基板表面部を部分的に露出し入力保護素子又は出力保護素子を形成するための開口部を形成する工程と、熱酸化膜を形成する工程と、多結晶シリコンを前記シリコン活性層から前記半導体支持基板表面部までの深さと同程度の厚さで堆積する工程と、異方性ドライエッチで前記多結晶シリコンを前記熱酸化膜表面が露出するまでエッチングを行い前記シリコン活性層と前記半導体支持基板の段差部側壁にサイドスペーサーを形成する工程とからなる半導体装置の製造方法。
IPC (6)：
H01L 27/08 331 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/786
FI (5)：
H01L 27/08 331 E ,  H01L 27/04 C ,  H01L 27/08 321 H ,  H01L 29/78 621 ,  H01L 29/78 623 A
F-Term (37)：
5F038AV06 ,  5F038BH05 ,  5F038BH07 ,  5F038BH13 ,  5F038DF01 ,  5F038EZ06 ,  5F038EZ20 ,  5F048AA02 ,  5F048AB04 ,  5F048AC03 ,  5F048BA01 ,  5F048BA16 ,  5F048BA19 ,  5F048BF17 ,  5F048BG05 ,  5F048CC06 ,  5F048CC08 ,  5F048CC11 ,  5F048CC15 ,  5F048CC16 ,  5F048CC19 ,  5F110AA22 ,  5F110AA23 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD22 ,  5F110GG02 ,  5F110GG12 ,  5F110GG24 ,  5F110NN63 ,  5F110NN71 ,  5F110NN74 ,  5F110QQ04 ,  5F110QQ05 ,  5F110QQ17
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM