Pat

J-GLOBAL ID：200903040876020162

半導体装置及びその製造方法

Inventor： 西岡 泰城
Applicant, Patent owner： テキサス インスツルメンツ インコーポレイテツド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994148046
Publication number (International publication number)：1996017939
Application date： Jun. 29, 1994
Publication date： Jan. 19, 1996
Summary：

【要約】【目的】 半導体装置に形成された薄膜キャパシタの絶縁性を保持しつつ、リ-ク電流を低減させて、DRAM等のULSIに応用できる程度の歩留りを確保できるキャパシタ用強誘電体薄膜の製造方法を提供することにある。【構成】 半導体装置の強誘電体薄膜の形成途中又は膜形成の初期に、この強誘電体薄膜膜を構成する金属の構成要素を含む金属若くはその酸化物を島状に形成する工程を含み、強誘電体膜の柱状結晶の形成を抑制することとした。

Claim (excerpt)：

強誘電体薄膜を有する半導体装置の製造方法であって、半導体基板を用意し、この基板表面に絶縁層を形成する工程と、前記絶縁層の表面に下部電極を形成する工程と、前記下部電極上に導電性の接着層を形成する工程と、前記接着層の上に第1の強誘電体薄膜を形成する工程と、前記強誘電体薄膜の表面結晶粒界上に金属挿入物質を島状に形成する工程と、前記第1の強誘電体薄膜の上に第2の強誘電体薄膜を積層させる工程とを含む上記強誘電体薄膜を有する半導体装置の製造方法。

IPC (5)：

H01L 21/8242 ,  H01L 27/108 ,  H01L 21/314 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 27/10 325 J ,  H01L 27/04 C

Patent cited by the Patent：

Cited by examiner (1)

• 半導体記憶装置の製造方法及び半導体記憶装置の記録方法
  Gazette classification：公開公報   Application number：特願平4-174124   Applicant：セイコーエプソン株式会社