Pat

J-GLOBAL ID：200903041185801156

ナノギャップ電極の製造方法及び該方法により製造されたナノギャップ電極を用いた素子

Inventor： 内藤 泰久 ,  水谷 亘 ,  川西 祐司 ,  大塚 洋一 ,  松本 卓也 ,  田畑 仁 ,  川合 知二
Applicant, Patent owner： 独立行政法人産業技術総合研究所
Gazette classification：公開公報
Application number (International application number)：2003412356
Publication number (International publication number)：2005175164
Application date： Dec. 10, 2003
Publication date： Jun. 30, 2005
Summary：

【課題】光露光や電子ビーム露光などのウェットプロセスを用いることなく、ミクロンオーダー程度のパターンニング精度の技術を用いて、100nm以下、特に50nm以下のギャップ幅のナノギャップ電極を提供する。【解決手段】 (A)基板上に、ナノレベルで平坦な壁面エッジを持つプレートをあてがうプレート適用工程と、 (B)プレートを第一のマスクとして、基板面に対して導電性材料を斜め蒸着し、電極エッジ角度θ1(0°<θ1<90°)となるように第一番目の電極層を設ける第一の蒸着工程と、 (C)第一のマスク取り外し工程と、 (D)スリットを持つメタルマスクを第二のマスクとして、基板上に形成された第一番目の電極に対して該スリットが直角となる方向にあてがうメタルマスク適用工程と、 (E)基板面に対してθ2(0°<θ2<θ1<90°)の角度で導電性材料を斜め蒸着し、ナノメートルスケール・オーダーのギャップが形成されるように第二番目の電極層を設ける第二の蒸着工程と、 (F)第二のマスク取り外し工程とからなることを特徴とするナノギャップ電極の製造方法。【選択図】 図2

Claim (excerpt)：

(A)基板上に、ナノレベルで平坦な壁面エッジを持つプレートをあてがうプレート適用工程と、 (B)プレートを第一のマスクとして、基板面に対して導電性材料を斜め蒸着し、電極エッジ角度θ1(0°<θ1<90°)となるように第一番目の電極層を設ける第一の蒸着工程と、 (C)第一のマスク取り外し工程と、 (D)スリットを持つメタルマスクを第二のマスクとして、基板上に形成された第一番目の電極に対して該スリットが直角となる方向にあてがうメタルマスク適用工程と、 (E)基板面に対してθ2(0°<θ2<θ1<90°)の角度で導電性材料を斜め蒸着し、ナノメートルスケール・オーダーのギャップが形成されるように第二番目の電極層を設ける第二の蒸着工程と、 (F)第二のマスク取り外し工程と からなることを特徴とするナノギャップ電極の製造方法。

IPC (3)：

H01L21/28 ,  H01L29/06 ,  H01L51/00

FI (3)：

H01L21/28 301B ,  H01L29/06 601N ,  H01L29/28

F-Term (7)：

4M104AA10 ,  4M104BB13 ,  4M104DD34 ,  4M104FF03 ,  4M104FF13 ,  4M104GG01 ,  4M104HH14