Pat
J-GLOBAL ID:200903041218133928

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 京本 直樹 (外2名)
Gazette classification:公開公報
Application number (International application number):1995315003
Publication number (International publication number):1997162280
Application date: Dec. 04, 1995
Publication date: Jun. 20, 1997
Summary:
【要約】 (修正有)【課題】多層配線構造において、金属配線のパターンを精度良く形成する。【解決手段】半導体基板1上に形成された金属配線2上に層間絶縁膜5を形成する工程と、層間絶縁膜5上に反射防止膜10を形成しその上にフォトレジストを形成する工程と、露光されたフォトレジストをマスクとして反射防止膜10および層間絶縁膜5のエッチングを行う工程とを備える。
Claim (excerpt):
半導体基板上に第1の金属配線を選択的に形成する工程と、前記第2の金属配線および半導体基板を覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜上に反射防止膜を形成する工程と、前記反射防止膜上にフォトレジストを形成する工程と、前記フォトレジストを選択的に露光する工程と、前記選択的に露光されたフォトレジストをマスクとして前記層間絶縁膜と反射防止膜とを選択的に除去する工程とを備えることを特徴とする半導体装置の製造方法。
IPC (3):
H01L 21/768 ,  H01L 21/027 ,  H01L 21/3065
FI (3):
H01L 21/90 A ,  H01L 21/30 574 ,  H01L 21/302 G
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page