Pat
J-GLOBAL ID:200903041453541448

半導体素子封止印刷用マスクとその使用方法

Inventor:
Applicant, Patent owner:
Agent (1): 松本 武彦
Gazette classification:公開公報
Application number (International application number):1998113979
Publication number (International publication number):1999307557
Application date: Apr. 23, 1998
Publication date: Nov. 05, 1999
Summary:
【要約】【課題】 加工が容易で、配線回路切れを起こしにくく、耐損傷性に優れ、封止領域が設計範囲内に綺麗に納まる半導体封止印刷用マスクとその使用方法を提供する。【解決手段】 半導体封止印刷用マスクは、配線基板上の半導体素子の搭載位置に合わせた開口部を複数備えるとともに、マスク裏面側に、前記複数の開口部の各開口周縁全周に沿う環状突起部分を残してその外側に封止材料切りのための空間部を備え、半導体素子を封止するための材料を配線基板表面に刷り込み印刷するのに使用する印刷用マスクであって、前記複数の開口部を備えマスク表面層となる格子状シート材料と前記複数の開口部に合わせた複数の環状突起部分を備えマスク裏面層となる格子状シート材料とが、マスク全体の厚み方向に積層一体化されてなることを特徴とし、半導体装置の製造方法は、封止材料の刷り込み印刷にあたり、このマスクを用いることを特徴とする。
Claim (excerpt):
配線基板上の半導体素子の搭載位置に合わせた開口部を複数備えるとともに、マスク裏面側に、前記複数の開口部の各開口周縁全周に沿う環状突起部分を残してその外側に封止材料切りのための空間部を備え、半導体素子を封止するための材料を配線基板表面に刷り込み印刷するのに使用する印刷用マスクであって、前記複数の開口部を備えマスク表面層となる格子状シート材料と前記複数の開口部に合わせた複数の環状突起部分を備えマスク裏面層となる格子状シート材料とが、マスク全体の厚み方向に積層一体化されてなることを特徴とする、半導体素子封止印刷用マスク。
IPC (2):
H01L 21/56 ,  G03F 7/12
FI (2):
H01L 21/56 E ,  G03F 7/12
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page