Pat
J-GLOBAL ID：200903041495041682

半導体装置

Inventor：
森口 浩治

About 森口 浩治


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1999064581
Publication number (International publication number)：2000261004
Application date： Mar. 11, 1999
Publication date： Sep. 22, 2000
Summary：
【要約】【課題】 電流サージ耐量に対して充分なマージンを得ることが可能なショットキーバリアダイオードを有する半導体装置を提供すること。【解決手段】 N-型シリコン領域1にショットキー接触するショットキー接合層3と、ショットキー接合層3上に形成されたデバイス電極4と、デバイス電極4に電気的に接合される外部配線材料5と、前記N-型シリコン領域1とデバイス電極4とが逆バイアスされたときに空乏層がピンチオフする間隔WP1で、N-型シリコン領域1に複数形成されたP+型シリコン領域2とを具備する。そして、P+型シリコン領域2相互間の間隔を、少なくとも接続部6直下において狭くした(WP2)ことを特徴としている。
Claim (excerpt)：
第1導電型の半導体基体と、前記半導体基体にショットキー接触するショットキー接合層を含む電極と、前記電極に電気的に接合される配線と、前記半導体基体と前記電極とが逆バイアスされたときに空乏層がピンチオフする間隔で、前記半導体基体内に複数形成された第2導電型の半導体領域とを具備し、前記第2導電型の半導体領域相互間の間隔が、少なくとも前記配線と前記電極との接続部直下において狭くなっていることを特徴とする半導体装置。
F-Term (8)：
4M104AA01 ,  4M104AA05 ,  4M104CC03 ,  4M104FF13 ,  4M104FF35 ,  4M104GG03 ,  4M104GG18 ,  4M104HH20
Patent cited by the Patent：
Cited by examiner (3)
  • 特開昭61-147570
  • 半導体装置
    Gazette classification：公開公報   Application number：特願平4-312499   Applicant：富士電機株式会社
  • 特開昭61-147570

Return to Previous Page

TOP

BOTTOM