Pat
J-GLOBAL ID：200903041789753125

MRAM配列構造

Inventor：
ディートマー,ゴーグル

About ディートマー,ゴーグル

, 
ティル,シュレッサー

About ティル,シュレッサー


Applicant, Patent owner：
インフィネオン テクノロジーズ アクチエンゲゼルシャフト

About インフィネオン テクノロジーズ アクチエンゲゼルシャフト


Agent (1)： 原 謙三 (外3名)
Gazette classification：公開公報
Application number (International application number)：2001253609
Publication number (International publication number)：2002157874
Application date： Aug. 23, 2001
Publication date： May. 31, 2002
Summary：
【要約】【課題】 トランジスタ-メモリセルの長所を具備したクロスポイント構造が可能な限り広範囲に共通に存在するMRAM配列構造を提供する。【解決手段】 ビット線BLとワード線WL1,WL2との間に、それぞれTMR-メモリセル1〜4,5〜8がある。メモリセル1〜8は、軟質磁性層、トンネル抵抗層および硬質磁性層を含む。TMR-メモリセル1〜4,5〜8の端部は、それぞれスイッチングトランジスタTr1,Tr2のドレイン又はソースに接続されている。スイッチングトランジスタTr1,Tr2のゲートは、それぞれワード線WL1,WL2に接続されている。4つのTMR-メモリセル1〜4,5〜8は、それぞれ1つのスイッチングトランジスタTr1,Tr2に接続されている。
Claim (excerpt)：
1つのメモリセル領域の中でその一端がビット線(BL)に接続されているとともに、その他端がワード線(WL1,WL2)に接続されている多数のTMR-メモリセル(1〜8)を具備したMRAM配列構造であって、それぞれ同じビット線(BL)に接続されたTMR-メモリセル(1〜8)の他端は、少なくとも2つのTMR-メモリセル(1〜4又は5〜8)を含む群において1つのスイッチングトランジスタ(Tr1又はTr2)に接続されており、該スイッチングトランジスタのゲート(G1,G2)が、対応するワード線(WL1若しくはWL2)に接続されていることを特徴とするMRAM配列構造。
IPC (4)：
G11C 11/15 ,  G11C 11/14 ,  H01L 27/105 ,  H01L 43/08
FI (4)：
G11C 11/15 ,  G11C 11/14 A ,  H01L 43/08 Z ,  H01L 27/10 447
F-Term (3)：
5F083FZ10 ,  5F083LA12 ,  5F083LA16
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM