Pat
J-GLOBAL ID:200903042458256470

シリコン層の製造方法および半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 船橋 國則
Gazette classification:公開公報
Application number (International application number):1998304927
Publication number (International publication number):2000133808
Application date: Oct. 27, 1998
Publication date: May. 12, 2000
Summary:
【要約】【課題】 シリコンエピタキシー層を膜厚の制御性よく形成することが困難であり、また大型の低融点ガラス基板上にシリコンエピタキシー層を形成することは困難であった。【解決手段】 絶縁基体11の表面側に結晶成長のシード12を形成した後、絶縁基体11の表面側に所定の膜厚の非晶質シリコンもしくは多結晶シリコンからなるシリコン薄膜14を形成し、次いで低融点金属溶融液15中に絶縁基体11を通過させてシリコン薄膜14を低融点金属溶融15中に溶解させ、その後低融点金属溶融液15より絶縁基体11を引き上げることで、結晶成長のシード12を起点にして低融点金属溶融液15中に溶解したシリコンを結晶成長させ、シリコン層16を形成するシリコン層の製造方法である。またそのシリコン層16に所定の処理を施して半導体素子を形成する半導体装置の製造方法である。
Claim (excerpt):
絶縁基体の表面側に結晶成長のシードを形成する工程と、前記絶縁基体の表面側に所定の膜厚の非晶質シリコンもしくは多結晶シリコンからなるシリコン薄膜を形成する工程と、低融点金属溶融液中に前記絶縁基体を浸漬させて前記シリコン薄膜を前記低融点金属溶融液中に溶解させた後、冷却処理により、前記結晶成長のシードを起点にして前記低融点金属溶融液中に溶解したシリコンを結晶成長させ、前記絶縁基体の表面側にシリコン層を形成する工程とを備えたことを特徴とするシリコン層の製造方法。
IPC (5):
H01L 29/786 ,  H01L 21/336 ,  C30B 9/10 ,  C30B 29/06 501 ,  H01L 21/208
FI (4):
H01L 29/78 627 G ,  C30B 9/10 ,  C30B 29/06 501 Z ,  H01L 21/208 Z
F-Term (58):
4G077AA03 ,  4G077AB07 ,  4G077BA04 ,  4G077CC04 ,  4G077EA01 ,  4G077EA04 ,  4G077ED06 ,  4G077EH07 ,  5F053AA03 ,  5F053AA25 ,  5F053AA26 ,  5F053AA47 ,  5F053DD01 ,  5F053FF01 ,  5F053GG01 ,  5F053GG02 ,  5F053HH05 ,  5F053JJ01 ,  5F053JJ03 ,  5F053KK03 ,  5F053LL10 ,  5F053PP02 ,  5F053PP11 ,  5F053PP12 ,  5F053PP13 ,  5F053RR01 ,  5F053RR03 ,  5F053RR13 ,  5F110AA30 ,  5F110BB04 ,  5F110CC02 ,  5F110DD04 ,  5F110DD12 ,  5F110DD24 ,  5F110EE04 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF30 ,  5F110GG02 ,  5F110GG12 ,  5F110GG13 ,  5F110GG15 ,  5F110GG32 ,  5F110GG34 ,  5F110GG41 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HL03 ,  5F110HL06 ,  5F110NN02 ,  5F110NN25 ,  5F110PP31 ,  5F110PP36 ,  5F110QQ11
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page