Pat
J-GLOBAL ID：200903042787906290

炭化けい素縦形FETおよびその製造方法

Inventor：
上野 勝典

About 上野 勝典


Applicant, Patent owner：
富士電機株式会社

About 富士電機株式会社


Agent (1)： 篠部 正治
Gazette classification：公開公報
Application number (International application number)：1999011601
Publication number (International publication number)：2000216407
Application date： Jan. 20, 1999
Publication date： Aug. 04, 2000
Summary：
【要約】【課題】ゲート電圧利得の大きい炭化けい素縦型電界効果トランジスタおよびその製造方法を提供する。【解決手段】(1)n+ ソース領域23とp+ コンタクト領域22aとを分離して形成して従来のようにソース電極で短絡せず、p+ 埋め込み領域22をp+ コンタクト領域22aを介してpゲート領域24と同じ電位とする。(2)p+ 埋め込み領域の上部にのみ選択的に、nチャネル領域形成のためのドーピングをおこなう。その製造方法としては、第一のマスクの一部の一方の端によりn+ ソース領域23を規定し、第一のマスクの一部および第二のマスクを除去して第一のマスクの別の部分によりp+ 埋め込み領域22を規定する。
Claim (excerpt)：
第一導電型炭化けい素ドレイン層上に積層された炭化けい素からなる第一導電型ドリフト層と、その第一導電型ドリフト層の表面層に選択的に互いに隔離して形成された第二導電型ゲート領域、第一導電型ソース領域と、その第二導電型ゲート領域および第一導電型ソース領域の下方に、それらと接続しないように埋め込まれて選択的に形成された第二導電型埋め込み領域と、第二導電型ゲート領域の表面に接触して設けられたゲート電極と、第一導電型ソース領域に接触して設けられたソース電極と、第一導電型ドレイン層の裏面に設けられたドレイン電極とを有する炭化けい素縦形FETにおいて、第二導電型埋め込み領域をゲート電極と同電位としたことを特徴とする炭化けい素縦形FET。
IPC (3)：
H01L 29/80 ,  H01L 21/338 ,  H01L 29/812
FI (2)：
H01L 29/80 V ,  H01L 29/80 B
F-Term (13)：
5F102FA01 ,  5F102GB04 ,  5F102GC05 ,  5F102GC07 ,  5F102GC08 ,  5F102GD01 ,  5F102GD04 ,  5F102GJ02 ,  5F102GL02 ,  5F102GT02 ,  5F102GT03 ,  5F102HC01 ,  5F102HC07
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM