Pat
J-GLOBAL ID：200903043270909139

半導体装置の製造方法

Inventor：
山田 雅基

About 山田 雅基


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 三好 秀和 (外7名)
Gazette classification：公開公報
Application number (International application number)：1999184024
Publication number (International publication number)：2001015513
Application date： Jun. 29, 1999
Publication date： Jan. 19, 2001
Summary：
【要約】【課題】 高信頼性で、平坦性に優れ、製造歩留まりが高く、かつ安価に製造できる配線構造を有する半導体装置を実現する。【解決手段】 半導体装置のダマシーン配線、プラグ配線を形成する方法であって、基板上に形成された絶縁膜に配線溝または接続孔を形成し、その絶縁膜上に金属膜を形成するステップと、電解液中で基板を陽極として、電圧を印加するステップと、を有している。電圧を印加するステップでは、金属膜の表面を陽極酸化法によって酸化し、その酸化物を除去すること、あるいは金属膜の表面を電解エッチング法によって除去することが行われる。
Claim (excerpt)：
基板上に形成された絶縁膜に凹部を形成し、その絶縁膜上に金属膜を形成するステップと、電解液中で前記基板を陽極として、電圧を印加するステップと、を有することを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 21/3205 ,  C25D 11/04 ,  H01L 21/306
FI (3)：
H01L 21/88 B ,  C25D 11/04 E ,  H01L 21/306 U
F-Term (31)：
5F033HH09 ,  5F033HH33 ,  5F033JJ01 ,  5F033KK01 ,  5F033KK19 ,  5F033KK33 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ19 ,  5F033QQ37 ,  5F033QQ89 ,  5F033RR11 ,  5F033RR13 ,  5F033XX01 ,  5F043AA24 ,  5F043AA26 ,  5F043AA31 ,  5F043AA37 ,  5F043BB25 ,  5F043DD14 ,  5F043DD16 ,  5F043DD30 ,  5F043EE14 ,  5F043FF01 ,  5F043FF07 ,  5F043GG02 ,  5F043GG10
Patent cited by the Patent：
Cited by examiner (9)
Show all

Return to Previous Page

TOP

BOTTOM