Pat
J-GLOBAL ID:200903043868734260

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 布施 行夫 (外2名)
Gazette classification:公開公報
Application number (International application number):1997028475
Publication number (International publication number):1998214969
Application date: Jan. 28, 1997
Publication date: Aug. 11, 1998
Summary:
【要約】【課題】 絶縁ゲート型トランジスタのオン抵抗を低減することである。【解決手段】 本発明の絶縁ゲート型半導体装置は、SOI構造を利用した立体的なデバイスであり、ダブルゲート(G1,G2)構造を採用するとともに、トレンチゲート(230)と、このトレンチゲートに対向するトレンチドレイン(220a,220b)を配置する。ゲート電極の周囲に形成される低抵抗のキャリア蓄積層は、チャネル領域(反転チャネル)に連続し、かつ基板の垂直方向に伸びる形態で形成される。また、トレンチゲートとトレンチドレインにより挟まれた低濃度ドレイン領域(200)全体がキャリアの均一な移動の経路として機能し、電流経路の断面積が増大する。よって、オン抵抗を劇的に低減することが可能である。
Claim (excerpt):
絶縁ゲート型の半導体装置において、電界緩和領域として機能する低濃度ドレイン領域にまで、チャネル領域から延長して設けられた、キャリア蓄積層形成機能をもつトレンチゲートと、前記トレンチゲートに対向するように設けられたトレンチドレインと、を有することを特徴とする半導体装置。
FI (2):
H01L 29/78 301 W ,  H01L 29/78 653 B
Patent cited by the Patent:
Cited by applicant (9)
  • 特開平1-206666
  • 特開平2-052469
  • 特開平2-122569
Show all
Cited by examiner (17)
  • 特開平1-206666
  • 特開平4-127476
  • 特開平3-112165
Show all

Return to Previous Page