Pat

J-GLOBAL ID：200903044345385625

半導体装置及びその製造方法

Inventor： 伊東 謙一
Applicant, Patent owner： 九州日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994110642
Publication number (International publication number)：1995321223
Application date： May. 25, 1994
Publication date： Dec. 08, 1995
Summary：

【要約】【目的】DRAMのメモリセルのキャパシタにおいて、微細化に適する構造を提供し、大容量又は高密度DRAMの実現を可能にするメモリセルを提供する。【構成】1個のトランスファトランジスタと1個のキャパシタとで構成されるDRAMのメモリセルにおいて、前記トランスファトランジスタは前記半導体基板主面の絶縁膜上に設けられたシリコン薄膜層に形成され、前記キャパシタは半導体基板主面からその内部に延在する溝に形成される。ここで、このキャパシタは溝内壁に設けた誘電体膜と、この誘電体膜上に設けた一電極と、前記溝内壁及び前記半導体基板主面に設けた不純物拡散層とで形成され、前記誘電体膜上に設けた一電極は前記トランスファトランジスタのソースまたはドレイン領域になる拡散層と電気的に接続され、前記不純物拡散層は一定電位の配線に接続される。

Claim (excerpt)：

1個のトランスファトランジスタと1個のキャパシタとで構成されたメモリセルを有する半導体装置において、主面から内部に溝が形成された半導体基板と、前記半導体基板の主面上に形成された絶縁膜とを有し、前記トランスファトランジスタが前記絶縁膜上のシリコン薄膜層に形成され、前記キャパシタが前記溝の内壁を構成する不純物拡散層と、前記溝の内壁上の誘電体膜と、前記誘電体膜上の電極とを有して形成され、前記キャパシタの前記電極は前記トランスファトランジスタのソースまたはドレイン領域になる拡散層と電気的に接続され、前記不純物拡散層は一定電位に固定されていることを特徴とした半導体装置。

IPC (2)：

H01L 21/8242 ,  H01L 27/108

Patent cited by the Patent：

Cited by examiner (3)

• 半導体記憶装置
  Gazette classification：公開公報   Application number：特願平3-233270   Applicant：三洋電機株式会社
• 特開昭60-189964
  
• 特開平4-137557