Pat

J-GLOBAL ID：200903044873646414

縦形MOSトランジスタ及びその製造方法

Inventor： 原田 博文 ,  小山内 潤
Applicant, Patent owner： セイコーインスツルメンツ株式会社
Agent (1)： 坂上 正明
Gazette classification：公開公報
Application number (International application number)：2000080755
Publication number (International publication number)：2001267571
Application date： Mar. 22, 2000
Publication date： Sep. 28, 2001
Summary：

【要約】【課題】 帰還容量を低減することにより、従来よりも高周波特性を改善した縦形MOSトランジスタ及びその製造方法を提供する。【解決手段】 ゲート電極16aにゲート電圧が印加されると、トレンチ14に沿ってp-エピタキシャル成長層12にチャネルが形成され、n+ドレーン層17からp-エピタキシャル成長層12に電子電流が流れる。この場合、ゲート16とドレーン層17とのゲート酸化膜15を介した重なり面積が従来よりも小さく、ゲート16とドレーン層17との間の容量が従来よりも小さい。そのため、帰還容量が小さくなり、高周波特性が改善される。更に、ゲート酸化膜15は、トレンチ14の底面の部分が側壁の部分よりも厚いので、ゲート16とn+半導体基板11との距離が従来よりも大きくなり、ゲート16とn+半導体基板11との間に形成される容量が従来よりも小さい。そのため、高周波特性が従来に比較して改善される。

Claim (excerpt)：

第1の導電型の半導体基板と、前記半導体基板上に形成された第2の導電型の第1エピタキシャル成長層と、前記第1エピタキシャル成長層上に形成された第1の導電型の第2エピタキシャル成長層と、前記第2エピタキシャル成長層及び第1エピタキシャル成長層を貫通し、前記半導体基板の内部に達するように形成されたトレンチと、前記第2エピタキシャル成長層の表面及び前記トレンチの壁面に沿って形成されたゲート酸化膜と、前記ゲート酸化膜に囲まれるように前記トレンチ中に充填されたゲートと、前記第2エピタキシャル成長層の表面で且つ前記トレンチの周辺に形成された第1の導電型のドレーン層と、前記ゲートに接続されたゲート電極と、前記ドレーン層に接続されたドレーン電極と、前記半導体基板に接続されたソース電極とを、備えたことを特徴とする縦形MOSトランジスタ。

IPC (3)：

H01L 29/78 653 ,  H01L 29/78 652 ,  H01L 29/78

FI (4)：

H01L 29/78 653 C ,  H01L 29/78 652 D ,  H01L 29/78 652 B ,  H01L 29/78 652 J

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平6-200470   Applicant：株式会社東芝