Pat

J-GLOBAL ID：200903044915676866

炭化珪素半導体装置およびその製造方法

Inventor： 竹内 有一 ,  原 一都
Applicant, Patent owner： 株式会社デンソー
Agent (1)： 伊藤 洋二
Gazette classification：公開公報
Application number (International application number)：1997050497
Publication number (International publication number)：1998247732
Application date： Mar. 05, 1997
Publication date： Sep. 14, 1998
Summary：

【要約】【課題】 溝ゲート型パワーMOSFETにおいて、溝側面に炭化珪素薄膜を形成し、高耐圧、低オン抵抗、ゲート閾値電圧が低い構造を得る。【解決手段】 炭化珪素の半導体基板1上に、n- 型エピタキシャル層2とp型エピタキシャル層3が積層され、p型エピタキシャル層3の表層部にn+ ソース領域5が形成されている。n+ ソース領域5の所定位置には溝7が形成されており、この溝7は、略[11-00]方向に対し平行な複数の面からなる側面7aを有している。溝7の側面7aには、n型の炭化珪素の薄膜半導体層8が形成されている。そして、薄膜半導体層8にゲート酸化膜9が形成され、ゲート酸化膜9内にゲート電極層10が充填され、ゲート電極層10上に層間絶縁膜11が形成され、n+ ソース領域5の表面にソース電極層12が形成されている。また、半導体基板1の裏面にはドレイン電極層13が形成されている。

Claim (excerpt)：

第1導電型の低抵抗半導体層と第1導電型の高抵抗半導体層と第2導電型の第1の半導体層とが積層され、六方晶系の単結晶炭化珪素よりなる半導体基板と、前記第1の半導体層の表層部の所定領域に形成された第1導電型の半導体領域と、前記半導体基板の表面から前記半導体領域と前記第1の半導体層を貫通し前記高抵抗半導体層に達するとともに、略[11-00]方向に対して平行な側面を有する溝と、前記溝の側面における少なくとも前記第1の半導体層の表面に形成された炭化珪素の薄膜よりなる第2の半導体層と、少なくとも前記第2の半導体層の表面に形成されたゲート絶縁膜と、前記溝内における前記ゲート絶縁膜の上に形成されたゲート電極層と、前記半導体基板の表面のうち少なくとも前記半導体領域の一部の表面上に形成された第1の電極層と、前記半導体基板の裏面に形成された第2の電極層とを備えたことを特徴とする炭化珪素半導体装置。

FI (3)：

H01L 29/78 652 T ,  H01L 29/78 652 K ,  H01L 29/78 653 A

Patent cited by the Patent：

Cited by examiner (2)

• 電界効果トランジスタ及びその製造方法
  Gazette classification：公開公報   Application number：特願平6-216930   Applicant：株式会社日立製作所
• 特開平2-091976