半導体集積回路装置

Inventor：
Applicant, Patent owner：
Agent (1)：京本直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997020421
Publication number (International publication number)：1998223902
Application date： Feb. 03, 1997
Publication date： Aug. 21, 1998
Summary：

【要約】【課題】従来のバルクCMOSのトランジスタの配置は、PN素子分離領域が必要であり、Nチャンネル型MOSトランジスタとPチャンネル型MOSトランジスタのドレイン拡散層同士を接続するのに金属配線による接続が必要であり、ブロック内の配線面積が増加するという問題を有していた。【解決手段】本発明の半導体集積回路装置は、SOI基板上に設けられ、それぞれ平行に且つ独立して配置された第1の領域及び第2の領域と、第1の領域に設けられ、そのソース拡散層領域又はドレイン拡散層同士が第1拡散層配線で接続された第1チャンネル型の第1のMOSトランジスタ及び第2チャンネル型の第2のMOSトランジスタと、第2の領域に配置され、そのソース拡散層が第2のMOSトランジスタのソース拡散層と又はそのドレイン拡散層が第2のMOSトランジスタのドレイン拡散層と第2拡散層配線で接続された前記第1チャンネル型の第3のMOSトランジスタとを備えている。

Claim (excerpt)：

SOI基板上に設けられ、それぞれ平行に且つ独立して配置された第1の領域及び第2の領域と、前記第1の領域に設けられ、そのソース拡散層領域又はドレイン拡散層同士が第1拡散層配線で接続された第1チャンネル型の第1のMOSトランジスタ及び第2チャンネル型の第2のMOSトランジスタと、前記第2の領域に配置され、そのソース拡散層が前記第2のMOSトランジスタの前記ソース拡散層と又はそのドレイン拡散層が前記第2のMOSトランジスタの前記ドレイン拡散層と第2拡散層配線で接続された前記第1チャンネル型の第3のMOSトランジスタとを備えていることを特徴とする半導体集積回路装置。

IPC (3)：

H01L 29/786 , H01L 21/8238 , H01L 27/092

FI (2)：

H01L 29/78 613 A , H01L 27/08 321 F

Patent cited by the Patent：

Cited by examiner (3)

特開昭64-015981
半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平6-314036 Applicant：株式会社豊田中央研究所
特開昭62-190751

Return to Previous Page