Pat
J-GLOBAL ID:200903045564893160
基体処理方法、マスク部材セット、基体処理装置、素子又は半導体装置の製造方法、及び、素子又は半導体装置の製造条件決定方法
Inventor:
,
,
Applicant, Patent owner:
Agent (3):
長谷川 芳樹
, 山田 行一
, 鈴木 康仁
Gazette classification:公開公報
Application number (International application number):2003145392
Publication number (International publication number):2004349508
Application date: May. 22, 2003
Publication date: Dec. 09, 2004
Summary:
【課題】プロセス条件を最適化する際に、基体の所要数量を大幅に軽減可能な基体処理方法、マスク部材セット、基体処理装置、素子又は半導体装置の製造方法、及び、素子又は半導体装置の製造条件決定方法を提供する。【解決手段】第1の工程においてウエハW上の領域A11に対して第1のドライプロセスを実施し、第2の工程において領域A21に対して第1のドライプロセスと異なる第2のドライプロセスを実施する。これにより、領域A211,A212,A221,A222の4種類の条件で処理された領域を形成できる。同様の工程を繰り返すことで単一のウエハW上に複数の異なる素子又は半導体装置を形成できる。【選択図】 図1
Claim (excerpt):
少なくとも、
基体の表面又は該表面を含む表層部における一定の範囲に制限された第1の領域に対して、第1のドライプロセスを実施する第1の工程と、
前記第1の工程が施された同一の基体の表面又は該表面を含む表層部における前記第1の領域と異なる又は該第1の領域の少なくとも一部を含む一定の範囲に制限された第2の領域に対して、前記第1のドライプロセスと異なる第2のドライプロセスを実施する第2の工程と、
を備えており、
単一の前記基体上に、異なる種類の素子又は半導体装置を複数形成せしめる、ことを特徴とする基体処理方法。
IPC (4):
H01L21/266
, H01L21/205
, H01L21/263
, H01L21/268
FI (4):
H01L21/265 M
, H01L21/205
, H01L21/263 F
, H01L21/268 F
F-Term (4):
5F045DB01
, 5F045DB08
, 5F045DC69
, 5F045GB01
Patent cited by the Patent:
Return to Previous Page