Pat

J-GLOBAL ID：200903045595119471

半導体装置およびその製造方法

Inventor： 小野 篤樹
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996041156
Publication number (International publication number)：1997232445
Application date： Feb. 28, 1996
Publication date： Sep. 05, 1997
Summary：

【要約】【課題】ゲート多結晶シリコンに空乏層を生じないnMOSトランジスタとボロンの突き抜けを生じないpMOSトランジスタとによる相補型MOSトランジスタを提供し、またそのようなトランジスタを充分プロセスマージンで製造することが可能な製造方法を提供する。【解決手段】CMOS構造の半導体装置において、nMOSトランジスタの多結晶シリコンゲートはn型であり、pMOSトランジスタの多結晶シリコンゲートはp型であり、かつnMOSトランジスタの砒素含有の多結晶シリコンゲートの膜厚はpMOSトランジスタのボロン含有の多結晶シリコンゲートの膜厚より薄く形成する。

Claim (excerpt)：

半導体基板上にnチャネル絶縁ゲート電界効果トランジスタとpチャネル絶縁ゲート電界効果トランジスタとを設けた半導体装置において、前記nチャネル絶縁ゲート電界効果トランジスタの多結晶シリコンゲートはn型であり、前記pチャネル絶縁ゲート電界効果トランジスタの多結晶シリコンゲートはp型であり、かつ前記nチャネル絶縁ゲート電界効果トランジスタの多結晶シリコンゲートの膜厚は前記pチャネル絶縁ゲート電界効果トランジスタの多結晶シリコンゲートの膜厚より薄いことを特徴とする半導体装置。

IPC (2)：

H01L 21/8238 ,  H01L 27/092

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-032260
  
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平5-301916   Applicant：株式会社東芝
• 特開平4-254371