Pat

J-GLOBAL ID：200903046077098238

ピラー相変化メモリセル

Inventor： トーマス ハップ ,  ヤン ボリス フィリップ
Applicant, Patent owner： キモンダ ノース アメリカ コーポレイション
Agent (1)： 特許業務法人原謙三国際特許事務所
Gazette classification：公開公報
Application number (International application number)：2007328265
Publication number (International publication number)：2008235863
Application date： Dec. 20, 2007
Publication date： Oct. 02, 2008
Summary：

【課題】エッチング処理の不均一により、層変化メモリのピラーセルが構造的に不安定となる状況を制御可能にするピラー相変化メモリセルを提供する。【解決手段】メモリセルは、第1の電極206、記憶場所204、および第2の電極206を有している。当該記憶場所は、相変化材料を含んでおり、また、上記第1の電極と接触している。上記記憶場所は、第1の断面幅を有している。上記第2の電極は、上記記憶場所と接触しており、また、上記第1の断面幅よりも大きい第2の断面幅を有している。上記第1の電極、上記記憶場所、および上記第2の電極は、ピラー相変化メモリセルを形成している。【選択図】図2A

Claim (excerpt)：

第1の電極と、 相変化材料を含み、上記第1の電極に接触し、第1の断面幅を有している記憶場所と、 上記記憶場所に接触し、上記第1の断面幅よりも大きい第2の断面幅を有している第2の電極とを備えており、 上記第1の電極、上記記憶場所、および上記第2の電極が、ピラー相変化メモリセルを形成しているメモリセル。

IPC (3)：

H01L 27/105 ,  G11C 13/00 ,  H01L 45/00

FI (3)：

H01L27/10 448 ,  G11C13/00 A ,  H01L45/00 A

F-Term (9)：

5F083FZ10 ,  5F083GA27 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083JA60 ,  5F083PR06 ,  5F083PR07

Patent cited by the Patent：

Cited by examiner (1)

• 半導体記憶装置及びその製造方法
  Gazette classification：公開公報   Application number：特願2003-194216   Applicant：松下電器産業株式会社