Pat
J-GLOBAL ID：200903059320872413

半導体記憶装置及びその製造方法

Inventor：
奥野 泰利

About 奥野 泰利


Applicant, Patent owner：
松下電器産業株式会社

About 松下電器産業株式会社


Agent (3)： 岩橋 文雄 ,  坂口 智康 ,  内藤 浩樹
Gazette classification：公開公報
Application number (International application number)：2003194216
Publication number (International publication number)：2005032855
Application date： Jul. 09, 2003
Publication date： Feb. 03, 2005
Summary：
【課題】相変化メモリ形成プロセスを単純化し、製造工程数の削減、ロジック標準プロセスとの親和性をより高める。【解決手段】本発明は、基板上に形成された絶縁膜にビアホールを形成する。このビアホール内にビアプラグを形成する。そしてこのビアプラグ上に抵抗加熱素子と記憶素子とを形成する。ここで、記憶素子の底面と側壁を抵抗加熱素子で囲むことにより、プロセスを単純化し、製造工程数の削減・ロジック標準プロセスとの親和性をより高めることを可能とした。【選択図】 図1
Claim (excerpt)：
基板上に形成された絶縁膜と、 前記絶縁膜に形成されたビアホールと、 前記ビアホール内に形成されたビアプラグと、 前記ビアプラグ上に形成された抵抗加熱素子と、 前記抵抗加熱素子上に形成された記憶素子と、 前記記憶素子上に形成された配線とを備え、 前記記憶素子は、底面と側壁を抵抗加熱素子で覆われていることを特徴とする半導体記憶装置。
IPC (5)：
H01L27/10 ,  H01L21/3065 ,  H01L21/3205 ,  H01L21/768 ,  H01L45/00
FI (5)：
H01L27/10 451 ,  H01L45/00 A ,  H01L21/88 M ,  H01L21/90 A ,  H01L21/302 105A
F-Term (69)：
5F004BA04 ,  5F004CA02 ,  5F004CA03 ,  5F004CA04 ,  5F004DA16 ,  5F004DA18 ,  5F004DA23 ,  5F004DA26 ,  5F004DB07 ,  5F004DB10 ,  5F004EB02 ,  5F033HH11 ,  5F033HH32 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ27 ,  5F033JJ30 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK01 ,  5F033LL09 ,  5F033MM05 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN37 ,  5F033PP06 ,  5F033PP15 ,  5F033PP16 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ21 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR14 ,  5F033SS11 ,  5F033SS15 ,  5F033VV16 ,  5F033XX01 ,  5F033XX03 ,  5F033XX13 ,  5F033XX14 ,  5F033XX28 ,  5F083FZ10 ,  5F083GA28 ,  5F083JA19 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083MA05 ,  5F083MA06 ,  5F083MA19 ,  5F083PR03 ,  5F083PR21 ,  5F083PR22 ,  5F083PR40 ,  5F083PR41 ,  5F083ZA02
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM