Pat
J-GLOBAL ID：200903046213387044
半導体記憶装置
Inventor：
Applicant, Patent owner：
Agent (1)：
高田 守 (外4名)
Gazette classification：公開公報
Application number (International application number)：1995281874
Publication number (International publication number)：1997055482
Application date： Oct. 30, 1995
Publication date： Feb. 25, 1997
Summary：
【要約】【課題】 高い電源供給能を持ち、メモリセルアレイ以外の素子形成領域を実効的に広げることが可能な半導体記憶装置を得る。【解決手段】 行及び列方向に複数個のメモリセルが配置されたメモリセルアレイを有する半導体装置に置いて、このメモリセルアレイ上に、列方向にそれぞれ複数本の電源線と接地線を配置し、複数本の電源線(若しくは接地線)を挟んで接地線(電源線)を配置する。メモリセルアレイ上に配置した隣接する同電位の電源線(若しくは接地線)を、カラムデコーダ上において一本の電源線としてまとめて配置することで、カラムデコーダ上に配置される列方向に伸びる電源線の本数を少なくすることができ、これに伴って実効的なカラムデコーダの素子形成領域を大きくすることができる。
Claim (excerpt)：
複数のメモリセルが行及び列方向に配置されたメモリセルサブアレイ、複数の上記メモリセルサブアレイの集合体であるメモリセルアレイ、上記メモリセルアレイ形成領域上のメモリセルサブアレイ間に行方向に配置された電源線、上記メモリセルアレイ形成領域上に列方向に形成され、第一の電位を給電する第一の給電線と第二の電位を給電する第二の給電線を有し、互いに隣接する複数本の第一の給電線を挟んで第二の給電線を配置した電源線を備えたことを特徴とする半導体記憶装置。
IPC (3)：
H01L 27/108
, H01L 21/8242
, G11C 11/401
H01L 27/10 681 C
, G11C 11/34 371 K
, H01L 27/10 681 E
Cited by examiner (8)
Show all
Return to Previous Page
