Pat
J-GLOBAL ID:200903046839468186
素子試験装置及び素子試験方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
服部 毅巖
Gazette classification:公開公報
Application number (International application number):2007303499
Publication number (International publication number):2009128189
Application date: Nov. 22, 2007
Publication date: Jun. 11, 2009
Summary:
【課題】半導体装置の高生産または低コスト化を実現させる。【解決手段】半導体素子20の電気的特性を評価する素子試験装置1は、半導体素子20のコレクタ電極が接するように、半導体素子20を載置する支持台11と、半導体素子20のエミッタ電極に接触する導電性樹脂30と、半導体素子20のゲート電極20gに接触する、少なくとも一つの接触子30gと、を有することを特徴とする。このような素子試験装置1を用いて、半導体素子20の素子試験を行うことにより、半導体装置の高生産または低コスト化が実現する。【選択図】図1
Claim (excerpt):
半導体素子の電気的特性を評価する素子試験装置において、
前記半導体素子の第1の主電極が接するように前記半導体素子を載置する支持台と、
前記半導体素子の第2の主電極に接触する導電性樹脂と、
前記半導体素子の制御用電極に接触する、少なくとも一つの接触子と、
を有することを特徴とする素子試験装置。
IPC (1):
FI (1):
F-Term (11):
2G003AA01
, 2G003AB01
, 2G003AB09
, 2G003AE09
, 2G003AG03
, 2G003AG07
, 2G003AG08
, 2G003AG12
, 2G003AH05
, 2G003AH07
, 2G003AH08
Patent cited by the Patent:
Cited by applicant (1)
-
半導体素子の試験装置および試験方法
Gazette classification:公開公報
Application number:特願2005-164016
Applicant:富士電機デバイステクノロジー株式会社
Return to Previous Page