Pat

J-GLOBAL ID：200903047008208656

半導体素子の製造方法

Inventor： 大塚 健一 ,  樽井 陽一郎 ,  今泉 昌之 ,  杉本 博司 ,  高見 哲也
Applicant, Patent owner： 三菱電機株式会社
Agent (5)： 曾我 道照 ,  曾我 道治 ,  古川 秀利 ,  鈴木 憲七 ,  梶並 順
Gazette classification：公開公報
Application number (International application number)：2002374954
Publication number (International publication number)：2004207492
Application date： Dec. 25, 2002
Publication date： Jul. 22, 2004
Summary：

【課題】高電界部となるデプレッション領域の形成において高濃度のイオン注入を避け、高性能な素子特性を有する半導体素子を実現する。【解決手段】第1導電型の基板1上に形成された第2導電型のボディ領域3内に注入マスクを用いたイオン注入により第1導電型のソース領域4を形成する第1の工程と、前記注入マスクを用いて第2導電型のボディ領域3内にアクセプタ不純物を注入することによりドーピングされた領域13を形成する第2の工程とを含む。【選択図】 図1

Claim (excerpt)：

第1導電型の基板上に形成された第2導電型のボディ領域内に注入マスクを用いたイオン注入により第1導電型のソース領域を形成する第1の工程と、 前記第1の工程で用いた前記注入マスクを用いて前記第2導電型のボディ領域内にアクセプタ不純物を注入することによりドーピングされた領域を形成する第2の工程と を含むことを特徴とする半導体素子の製造方法。

IPC (4)：

H01L29/78 ,  H01L21/265 ,  H01L21/266 ,  H01L21/336

FI (8)：

H01L29/78 652D ,  H01L29/78 652C ,  H01L29/78 652J ,  H01L29/78 652T ,  H01L29/78 658A ,  H01L21/265 F ,  H01L21/265 V ,  H01L21/265 M

Patent cited by the Patent：

Cited by examiner (3)

• 高いラッチアップ耐性を備えた炭化ケイ素ベースのMIS構造
  Gazette classification：公表公報   Application number：特願平7-522678   Applicant：シーメンスアクチエンゲゼルシヤフト
• 電圧制御半導体装置のためのSiC層中にチャンネル領域層を形成する方法
  Gazette classification：公表公報   Application number：特願平10-505905   Applicant：エービービーリサーチリミテッド
• 炭化珪素半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平11-165686   Applicant：株式会社デンソー