Pat

J-GLOBAL ID：200903047441175673

半導体装置の製造方法

Inventor： 中島 隆 ,  三浦 英生 ,  矢島 明 ,  小林 秀 ,  西原 晋治 ,  内田 淳一
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1998140799
Publication number (International publication number)：1999340143
Application date： May. 22, 1998
Publication date： Dec. 10, 1999
Summary：

【要約】【課題】成膜室内に治具が設置される成膜装置において、成膜中における異物の発生が少ない半導体装置の製造方法を提供することである。【解決手段】成膜装置成膜室内に設置する防着治具の表面に対して、高さ30〜500ミクロンの凹凸上に高さ1〜30ミクロンの凸形状を形成したことにより、防着治具へ付着する成膜生成物の密着力を向上させた状態で半導体基板へ成膜することを特徴とする。

Claim (excerpt)：

半導体基板上に薄膜を形成する場合に成膜装置の成膜室に防着治具を設置し、成膜中の異物発生を抑制させた半導体装置の製造方法において、成膜装置の成膜室に設置する該防着治具の表面が最大高さ30〜500ミクロンの凹凸を有し、さらに該凹凸の表面に高さ1〜30ミクロンの凸部が形成されていることを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/205 ,  C23C 14/00 ,  C23C 14/34 ,  H01L 21/203

FI (4)：

H01L 21/205 ,  C23C 14/00 B ,  C23C 14/34 T ,  H01L 21/203 S