Pat
J-GLOBAL ID：200903047491669090
半導体装置及びその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
稲垣 清
Gazette classification：公開公報
Application number (International application number)：1998037123
Publication number (International publication number)：1999238857
Application date： Feb. 19, 1998
Publication date： Aug. 31, 1999
Summary：
【要約】 (修正有)【課題】 占有単位面積当りの静電容量が大きなキャパシタをもつスタック型キャパシタメモリセルを有する半導体装置及びその製造方法を提供する。【解決手段】 スタック型キャパシタメモリセルはSi基板12上に隣接した2個のn-MOSFETと、その上BPSG膜の層間絶縁膜20を介して積重ねられたPドープトポリSiからなる筒状の下部電極34を有している。素子分離膜14で分離されたSi基板12領域に、2個のn-MOSFETはゲート電極16A,16Bとソース/ドレイン領域18を有し、ドレイン領域を共有して隣接している。下部電極34はPドープドa-Siの容量接続プラグ24により層間絶縁膜20と第1Si酸化膜22を貫通してソース領域18へ導通する。下部電極の内外壁面44,46は同粒径の半球形粒を同じ粒分布で一様に分散させたHSG化面となっているので、表面積が増大し大容量のキャパシタが形成される。
Claim (excerpt)：
スタックド・キャパシタ型メモリセルを有する半導体装置において、スタックド・キャパシタ型メモリセルの下部電極が、ドープトシリコンからなる無蓋有底筒体として形成され、その内外壁面ともほぼ同じグレイン粒径でかつほぼ同じグレイン分布でHSG化されていることを特徴とする半導体装置。
IPC (2)：
H01L 27/108
, H01L 21/8242
