Pat

J-GLOBAL ID：200903047643828482

半導体装置及びその製造方法

Inventor： 竹川 陽一 ,  須藤 章 ,  松田 聡 ,  綱島 祥隆 ,  水島 一郎 ,  佐藤 力 ,  岸 宏一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：1998217012
Publication number (International publication number)：2000058780
Application date： Jul. 31, 1998
Publication date： Feb. 25, 2000
Summary：

【要約】【課題】 素子特性の劣化を可及的に防止する。【解決手段】 本願発明は、一導電型半導体基板に形成されたトレンチの表面を水素熱処理することを特徴とする。また、本願発明は、一導電型半導体基板の不純物濃度を通常よりも低くしておくことを特徴とする。また、本願発明は、トレンチから一導電型半導体基板にむけて反対導電型不純物を拡散させることを特徴とする。また、本願発明は、水素熱処理により、トレンチ付近から一導電型不純物を外方拡散させることを特徴とする。また、本願発明は、p型シリコン基板101上に絶縁膜103、105を形成した後、この絶縁膜およびシリコン基板をエッチングすることによりトレンチ109を形成する工程と、所定の還元雰囲気でアニールする工程と、を備えていることを特徴とする。

Claim (excerpt)：

一導電型不純物濃度が1×1015(atoms/cm3)以下である一導電型半導体基板の上面の所定の位置から所定の深さまで形成されたトレンチと、前記トレンチの底面から概略第一の高さまでの表面に形成された第一の絶縁膜と、前記トレンチの側面であって、前記第一の絶縁膜の上面から第二の高さまでに形成された第二の絶縁膜と、前記一導電型半導体基板の所定の位置に形成された素子分離領域と、前記トレンチ内に形成された第一の導電膜と、前記第一の導電膜と電気的に接続された第一の反対導電型拡散層と、前記一導電型半導体基板の上面の所定の位置に形成されたゲート電極と、前記ゲート電極により前記第一の反対導電型拡散層と電気的に接続される第二の反対導電型拡散層と、前記第二の反対導電型拡散層と電気的に接続され、外部回路と電気的に接続される第二の導電膜とを具備することを特徴とする半導体装置。

IPC (3)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 29/78

FI (2)：

H01L 27/10 625 A ,  H01L 29/78 301 V

F-Term (22)：

5F040DC01 ,  5F040EC02 ,  5F040EC07 ,  5F040EK05 ,  5F040EM04 ,  5F040EM06 ,  5F040FC10 ,  5F040FC12 ,  5F040FC21 ,  5F040FC22 ,  5F083AD15 ,  5F083AD17 ,  5F083GA21 ,  5F083JA03 ,  5F083JA35 ,  5F083JA53 ,  5F083NA01 ,  5F083PR03 ,  5F083PR05 ,  5F083PR06 ,  5F083PR12 ,  5F083PR40

Patent cited by the Patent：

Cited by examiner (3)

• トレンチ・セル・キャパシタ
  Gazette classification：公開公報   Application number：特願平9-194247   Applicant：インターナショナル・ビジネス・マシーンズ・コーポレイション, シーメンス・アクチエンゲゼルシャフト
• 特開平2-128466
  
• 特開平2-215125