Pat
J-GLOBAL ID：200903048331823382
半導体加速度センサの製造方法
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
佐藤 成示 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998207370
Publication number (International publication number)：1999135805
Application date： Jul. 23, 1998
Publication date： May. 21, 1999
Summary：
【要約】【課題】 精度良く撓み部を形成することのできる半導体加速度センサの製造方法を提供する。【解決手段】 単結晶シリコン基板1内にp+型埋込犠牲層3aを形成し、単結晶シリコン基板1のp+型埋込犠牲層3aを形成した面側にエピタキシャル層4を形成する。続いて、エピタキシャル層4にピエゾ抵抗5及び拡散配線6を形成する。次に、エピタキシャル層4内にp+型埋込犠牲層3aに達するp+型不純物層7を形成し、単結晶シリコン基板1及びエピタキシャル層4上にシリコン酸化膜8を形成し、シリコン酸化膜8上に保護膜9を形成する。そして、単結晶シリコン基板1の重り部15の外周縁に対応する箇所の異方性エッチングを行うことにより、p+型埋込犠牲層3aに達する切り込み部11を形成する。次に、p+型不純物層7をエッチング除去してエッチャント導入口12を形成し、エッチャント導入口12からエッチャントを導入してp+型埋込犠牲層3aをエッチング除去して切り込み溝3を形成する。
Claim (excerpt)：
半導体基板の一面側所定位置に犠牲層を形成する工程と、前記半導体基板の前記犠牲層を形成した面側にエピタキシャル層を形成する工程と、該エピタキシャル層に前記犠牲層に達する高濃度不純物層を形成する工程と、該エピタキシャル層の撓み部に対応する箇所に、歪みを電気信号に変換して加速度を検出する加速度検出部を形成する工程と、前記半導体基板の重り部の外周縁に対応する箇所を、前記半導体基板の前記エピタキシャル層形成面とは異なる面側から異方性エッチングして前記犠牲層に達する切り込み部を形成する工程と、前記犠牲層をエッチング除去して切り込み溝を形成する工程と、前記エピタキシャル層の所望の箇所をエッチング除去して前記重り部を懸架支持する撓み部と該撓み部を支持するフレームとを形成する工程とを有する半導体加速度センサの製造方法において、前記エピタキシャル層に前記犠牲層に達する高濃度不純物層を形成する工程と、該高濃度不純物層をエッチング除去して前記犠牲層に達するエッチャント導入口を形成する工程とを有し、該エッチャント導入口からエッチャントを導入することにより前記犠牲層をエッチング除去して前記切り込み溝を形成するようにしたことを特徴とする半導体加速度センサの製造方法。
IPC (3)：
H01L 29/84
, G01L 5/16
, G01P 15/125
H01L 29/84 A
, H01L 29/84 Z
, G01L 5/16
, G01P 15/125
Cited by applicant (6)
Show all
Cited by examiner (6)
Show all
Return to Previous Page
