Pat
J-GLOBAL ID:200903048544062024

非常に低い誘電率プラズマ強化CVD膜

Inventor:
Applicant, Patent owner:
Agent (1): 長谷川 芳樹 (外2名)
Gazette classification:公開公報
Application number (International application number):2001010570
Publication number (International publication number):2001298023
Application date: Jan. 18, 2001
Publication date: Oct. 26, 2001
Summary:
【要約】 (修正有)【課題】 気相プラズマ強化反応によって、ナノ多孔質低誘電率膜を堆積するための方法を提供する。【解決手段】 堆積された酸化シリコン系膜がアニーリングされて、低密度構造を有するナノ多孔質酸化シリコン系膜の中に保留する分散微細ボイドを形成する。ナノ多孔質酸化シリコン系膜402は、ライナまたはキャップ層の有無にもかかわらず、金属ライン間での層形成に役立つ。ナノ多孔質酸化シリコン系膜は、デュアルダマシン構造を製造するための金属間誘電層として用いられてもよい。好ましいナノ多孔質酸化シリコン系膜は、メチルシリル-1,4-ジオキシニルエーテル或いはメチルシロキサニルフラン及び2,4,6-トリシラオキサン或いはシクロ-1,3,5,7-テトラシリレン-2,6-ジオキシ-4,8-ジメチレンを、亜酸化窒素或いは酸素と反応させて、続いて、徐々に上昇する温度でキュアリング/アニーリングを行うことによって、製造される。
Claim (excerpt):
少なくとも1つの酸化可能なシリコン含有成分と、熱的不安定基を有する少なくとも1つの非シリコン含有(non-silicon containing)分子成分とを含む1つ以上の化合物をプロセスチャンバ内に導入するステップと、コンフォーマル層の中に上記不安定基を保持する温度で、上記1つ以上の化合物を酸化用ガスと反応させるステップと、上記不安定基を分散するボイドに変換するために十分な温度で、上記コンフォーマル層をアニーリングするステップとを備える、低誘電率膜を堆積する方法。
IPC (2):
H01L 21/316 ,  H01L 21/768
FI (2):
H01L 21/316 X ,  H01L 21/90 S
Patent cited by the Patent:
Cited by applicant (2) Cited by examiner (2)

Return to Previous Page