Pat
J-GLOBAL ID:200903048593741883

セラミックス回路基板

Inventor:
Applicant, Patent owner:
Agent (2): 波多野 久 ,  関口 俊三
Gazette classification:公開公報
Application number (International application number):2005358121
Publication number (International publication number):2006135347
Application date: Dec. 12, 2005
Publication date: May. 25, 2006
Summary:
【課題】半導体ペレットのハンダ付け時にハンダが流れて同ペレットが位置ずれしたり、ハンダブリッジによる耐圧不良が生じることを抑制することができ、良好なハンダ接合の実施、ひいては製造効率向上および高品質化等が図れるセラミックス回路基板を提供する。【解決手段】セラミックス基板1上に金属回路板2a,2bを接合し、金属回路板に半導体ペレット3をハンダ付けしてなるセラミックス回路基板において、金属回路板の半導体ペレット搭載面のうちハンダ層が塗布されない部位に、ハンダ層塗布面を囲む配置でソルダーレジスト層7を設け、ソルダーレジスト層の厚さがハンダ層の厚さと同じかそれ以上であり、ソルダーレジスト層の厚さは5〜100μm、幅は0.1〜2mmとする。【選択図】 図1
Claim (excerpt):
セラミックス基板上に金属回路板を接合し、前記金属回路板に半導体ペレットをハンダ付けしてなるセラミックス回路基板において、前記金属回路板の半導体ペレット搭載面のうちハンダ層が塗布されない部位に、ハンダ層塗布面を囲む配置でソルダーレジスト層を設け、前記ソルダーレジスト層の厚さがハンダ層の厚さと同じかそれ以上であり、前記ソルダーレジスト層の厚さは5〜100μm、幅は0.1〜2mmであることを特徴とするセラミックス回路基板。
IPC (2):
H05K 3/28 ,  H01L 23/48
FI (2):
H05K3/28 B ,  H01L23/48 G
F-Term (4):
5E314BB05 ,  5E314DD07 ,  5E314FF02 ,  5E314GG22
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page