Pat
J-GLOBAL ID：200903048734418445

半導体装置及びその製造方法

Inventor：
鎌田 善己

About 鎌田 善己

, 
西山 彰

About 西山 彰


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 大胡 典夫 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001362704
Publication number (International publication number)：2002231942
Application date： Nov. 28, 2001
Publication date： Aug. 16, 2002
Summary：
【要約】【課題】 短チャネル効果および接合リーク電流の発生が抑制され、かつ低抵抗な拡散層を有する伝達遅延時間の短い、半導体装置を実現する。【解決手段】 基板1から突出したゲート電極3の側壁に複数の膜の積層した構造即ち複数の側壁層構造4、5を配設し、基板1から側壁層5が離間して生じる間隙10aにエレベーテッドソース/ドレイン領域8の少なくとも一部の領域が充たされる構造とする。
Claim (excerpt)：
シリコン基板と、前記シリコン基板表面に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ゲート電極の側面に設けられ、前記シリコン基板表面に達する第1側壁層と、前記シリコン基板表面にシリコンをエピタキシャル成長したエレベーテッド領域と、前記ゲート電極の側壁層に前記第1側壁層を介して設けられ、かつ前記シリコン基板表面とは前記エレベーテッド領域によって離間しており、かつ前記第1側壁層とは異なる材料よりなる第2側壁層と、前記シリコン基板中に設けられ、前記エレベーテッド領域に接しており、前記エレベーテッド領域と同じ導電型を有するソース領域およびドレイン領域とを備えることを特徴とすることを特徴とする半導体装置。
IPC (4)：
H01L 29/78 ,  H01L 21/20 ,  H01L 21/8238 ,  H01L 27/092
FI (3)：
H01L 21/20 ,  H01L 29/78 301 S ,  H01L 27/08 321 E
F-Term (54)：
5F048AA01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BC01 ,  5F048BC11 ,  5F048BC16 ,  5F048BG14 ,  5F052GC03 ,  5F052JA01 ,  5F052KA05 ,  5F140AA21 ,  5F140AA24 ,  5F140AB03 ,  5F140BA01 ,  5F140BC06 ,  5F140BD06 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BD12 ,  5F140BD13 ,  5F140BD15 ,  5F140BD17 ,  5F140BF01 ,  5F140BF04 ,  5F140BF10 ,  5F140BF11 ,  5F140BF17 ,  5F140BG09 ,  5F140BG12 ,  5F140BG14 ,  5F140BG28 ,  5F140BG30 ,  5F140BG34 ,  5F140BG36 ,  5F140BG38 ,  5F140BG40 ,  5F140BG49 ,  5F140BG52 ,  5F140BH06 ,  5F140BH14 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK13 ,  5F140BK16 ,  5F140BK17 ,  5F140BK18 ,  5F140BK20 ,  5F140BK34 ,  5F140CB04 ,  5F140CE07 ,  5F140CF04
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM