エレベ-テッドソ-ス・ドレイン構造を有する半導体装置及びその製造方法

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：鈴江武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1999149750
Publication number (International publication number)：2000049348
Application date： May. 28, 1999
Publication date： Feb. 18, 2000
Summary：

【要約】【課題】短チャネル効果及び接合リーク電流の発生を抑制できるエレベーテッドソース・ドレイン構造を有する半導体装置を提供する。【解決手段】エレベーテッドソース・ドレイン構造を有するMOSトランジスタが形成される半導体装置は、前記MOSトランジスタのゲート電極の側壁に形成され、かつその底面が前記シリコン基板表面から離れて第1のゲート側壁絶縁膜が形成される。この第1のゲート側壁絶縁膜と前記ゲート電極との間および前記第1のゲート側壁絶縁膜の底面に第2のゲート側壁絶縁膜が形成される。この底面に形成された部分が前記第1のゲート側壁絶縁膜の底面の内、前記ゲート電極寄りの内側底面部分に存在する。エレベーテッドソース膜及びエレベーテッドドレイン膜は、前記第1のゲート側壁絶縁膜と接した箇所において、ファセットが無い。

Claim (excerpt)：

シリコン基板と、前記シリコン基板表面に絶縁膜を介して設けられたゲート電極と、前記シリコン基板表面のソース領域およびドレイン領域上に、少なくともそれらの表面部分が前記シリコン基板表面から迫り上げられたエレベーテッドソース膜及びエレベーテッドドレイン膜とが形成されることによって、前記ソース領域およびドレイン領域の表面が前記シリコン基板表面よりも迫り上げられた構造を持つ半導体装置であって、前記ゲート電極の側壁に形成され、かつその底面が前記シリコン基板表面から離れて形成された第1のゲート側壁絶縁膜と、この第1のゲート側壁絶縁膜と前記ゲート電極との間および前記第1のゲート側壁絶縁膜の底面に形成され、前記第1のゲート側壁絶縁膜の材料と異なる材料からなり、この底面に形成された部分が前記第1のゲート側壁絶縁膜の底面の内、前記ゲート電極寄りの内側底面部分に存在する第2のゲート側壁絶縁膜とより成ることを特徴とする、エレベーテッドソース・ドレイン構造を有する半導体装置。

IPC (2)：

H01L 29/78 , H01L 21/336

FI (2)：

H01L 29/78 301 L , H01L 29/78 301 S

Patent cited by the Patent：

Cited by examiner (8)

MOSFETおよびその製造方法
Gazette classification：公開公報 Application number：特願平7-136671 Applicant：沖電気工業株式会社
半導体素子の製造方法
Gazette classification：公開公報 Application number：特願平7-140370 Applicant：沖電気工業株式会社
トランジスタの製造方法
Gazette classification：公開公報 Application number：特願平7-295907 Applicant：ソニー株式会社

Show all

Return to Previous Page