Pat
J-GLOBAL ID:200903049028909203
組織的なスマ-ト画素を備えた表示装置
Inventor:
,
Applicant, Patent owner:
Agent (1):
岡部 正夫 (外11名)
Gazette classification:公開公報
Application number (International application number):1999333582
Publication number (International publication number):2000163015
Application date: Nov. 25, 1999
Publication date: Jun. 16, 2000
Summary:
【要約】【課題】 非理想性の少なくとも一部を軽減または解消する、組織的なスマート画素を有する表示装置を提供する。【解決手段】 本発明による表示装置は、多数の概ね同一のスマート画素を備えており、所与の画素は、組織的な発光ダイオードおよび組織的なまたは非組織的な(例えば非結晶または多結晶Si)画素FETを備える。また、表示装置は、組織的な構成要素に関連する非理想性を軽減または解消するように構成された駆動/補償回路も備えている。非理想性の中には、トランジスタ毎の画素FETの移動度および/または閾値電圧のばらつき、所与の画素FETにおける時間的な移動度および/または閾値電圧の変化、LED特性の経時的な変化、短い立ち上がり/立ち下がり時間パルスによる画素FETのゲート絶縁体を介した容量性信号フィードスルー、画素FETの低いオン・オフ比、およびゲート誘電体を介した電荷漏れがある。例示的な駆動/補償回路を開示する。
Claim (excerpt):
第1の基板領域に配置された多数の概ね同一のスマート画素を備えた表示装置であって、更に、スマート画素が存在しない第2の基板領域を備え、所与のスマート画素が:a)組織的な発光ダイオードと;b)前記組織的な発光ダイオードを流れる電流を供給する画素回路であって、前記第1の基板領域に配置されると共に前記組織的な発光ダイオードと直列に接続された少なくとも1つの電界効果トランジスタを備える前記画素回路と;を備え、c)前記概ね同一のスマート画素が、無作為に、前記表示装置の性能に悪影響を与える1つ以上の非理想性を呈し、d)前記表示装置が、該表示装置の性能を改善するように前記1つ以上の非理想性を少なくとも軽減させるように選択された駆動/補償回路を備えており、該駆動/補償回路の少なくとも一部が前記第2の基板領域に配置されていることを特徴とする表示装置。
IPC (2):
G09G 3/30
, H04N 5/66 103
FI (2):
G09G 3/30 J
, H04N 5/66 103
Patent cited by the Patent:
Cited by examiner (17)
-
アクティブマトリックス有機発光ダイオード(AMOLED)の表示ピクセル構造とそのためのデータロード/発光回路
Gazette classification:公開公報
Application number:特願平10-102736
Applicant:サーノフコーポレイション
-
表示装置、輝度調整装置、輝度調整方法、及び輝度調整システム
Gazette classification:公開公報
Application number:特願平8-023339
Applicant:三菱電機株式会社
-
特開平4-307589
-
アクティブマトリクス表示装置
Gazette classification:公開公報
Application number:特願平7-350226
Applicant:株式会社半導体エネルギー研究所
-
特開平1-231026
-
特開平4-140716
-
アクティブマトリクス型電流制御型発光素子の駆動回路
Gazette classification:公開公報
Application number:特願平6-206078
Applicant:日本電気株式会社
-
液晶表示装置
Gazette classification:公開公報
Application number:特願平7-202797
Applicant:ソニー株式会社
-
特開昭60-087393
-
特開平4-307589
-
特開平1-231026
-
特開平4-140716
-
特開昭60-087393
-
特開平4-307589
-
特開平1-231026
-
特開平4-140716
-
特開昭60-087393
Show all
Return to Previous Page