Pat

J-GLOBAL ID：200903049341829911

論理回路

Inventor： 柴山 充文
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 加藤 朝道
Gazette classification：公開公報
Application number (International application number)：1996257760
Publication number (International publication number)：1998084275
Application date： Sep. 06, 1996
Publication date： Mar. 31, 1998
Summary：

【要約】【課題】フォールトトレラントに関する知識やそのための設計を必要とせずに、フォールトトレラント性を実現可能とした論理回路の提供する。【解決手段】セルフチェッキング回路により実現されたプログラマブル論理セル1が複数個互いに接続されたセルフチェッキングプログラマブル論理セルアレイ2と故障発生時の制御回路3から構成され、セルフチェッキングプログラマブル論理セル1に故障が発生した場合、そのセルフチェッキング性により実装された回路に依存せずに、故障の発生が検出される。故障発生時の制御回路3は故障が発生すると、論理セルアレイ2のクロック信号を停止や論理セルアレイ2の再プログラムなどを行い、故障に対応する。

Claim (excerpt)：

セルフチェッキング機能を具備してなるプログラマブル論理セルを複数備えることによりプログラマブル論理回路を構成したことを特徴とする論理回路。

IPC (2)：

H03K 19/177 ,  G06F 11/20 310

FI (2)：

H03K 19/177 ,  G06F 11/20 310 E

Patent cited by the Patent：

Cited by examiner (1)

• 電子組立体
  Gazette classification：公開公報   Application number：特願平5-268922   Applicant：スミスズインダストリーズパブリックリミテッドカンパニー