Pat
J-GLOBAL ID：200903049385342971

化合物半導体電界効果トランジスタ

Inventor：
長谷川 裕一

About 長谷川 裕一


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 北野 好人
Gazette classification：公開公報
Application number (International application number)：1993233414
Publication number (International publication number)：1995094528
Application date： Sep. 20, 1993
Publication date： Apr. 07, 1995
Summary：
【要約】【目的】チャネル層と表面保護膜との界面電位Vssにより発生する空乏層に起因するチャネル狭窄を防止し、高周波で電力動作させる際の出力及び効率を向上させる化合物半導体電界効果トランジスタを提供することを目的とする。【構成】n型GaAsチャネル層14と表面保護膜26との間に、ノンドープGaAs層16及びn型GaAs表面ドープ層18が形成され、n型GaAs表面ドープ層18を貫通して、ノンドープGaAs層16内にゲート電極24が埋め込まれ、ノンドープGaAs層16にショットキー接触している。ここで、n型GaAs表面ドープ層18の少なくともゲート電極24周辺部における不純物濃度Nd及び厚さtは、1×10<SP>16</SP>cm<SP>-3</SP>≦Nd≦1×10<SP>18</SP>cm<SP>-3</SP>、0<t≦W(但し、W:n型GaAs表面ドープ層18と表面保護膜26との界面電位による空乏層深さ)である。
Claim (excerpt)：
基板と、前記基板上に形成されたn型III-V族化合物チャネル層と、前記n型III-V族化合物チャネル層上に形成されたノンドープIII-V族化合物層と、前記ノンドープIII-V族化合物層上に形成されたn型III-V族化合物表面ドープ層と、前記n型III-V族化合物表面ドープ層上に相対して形成され、前記n型III-V族化合物表面ドープ層にオーミック接触するソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極とに挟まれた前記n型III-V族化合物表面ドープ層を貫通して、前記ノンドープIII-V族化合物層上に形成され、前記ノンドープIII-V族化合物層にショットキー接触するゲート電極と、前記ゲート電極と前記ソース電極及び前記ドレイン電極とに挟まれた前記n型III-V族化合物表面ドープ層上に形成された表面保護膜とを具備し、前記n型III-V族化合物表面ドープ層の少なくとも前記ゲート電極周辺部における不純物濃度Nd及び厚さtが、1×10<SP>16</SP>cm<SP>-3</SP>≦Nd≦1×10<SP>18</SP>cm<SP>-3</SP>0<t≦W但し、W={2ε<SB>S </SB>・|Vss|/(q・Nd)}<SP>1/2</SP>W :前記n型III-V族化合物表面ドープ層と前記表面保護膜との界面電位による空乏層深さε<SB>S </SB> :前記n型III-V族化合物表面ドープ層の比誘電率Vss:前記n型III-V族化合物表面ドープ層と前記表面保護膜との界面電位q :単位電荷であることを特徴とする化合物半導体電界効果トランジスタ。
IPC (2)：
H01L 21/338 ,  H01L 29/812
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM