インテリジェントなプローブカードのアーキテクチャ

Inventor： , ,
Applicant, Patent owner：
Agent (3)：山本秀策 , 安村高明 , 森下夏樹
Gazette classification：公表公報
Application number (International application number)：2007509677
Publication number (International publication number)：2007534943
Application date： Apr. 21, 2005
Publication date： Nov. 29, 2007
Summary：

ウェハのテストシステムのプローブカードが提供され、プローブカードの基板上特徴は、以下の1つ以上を含む(a)複数のレジスタを各DUT入力と直列に配置し、欠陥のあるDUTの分離により提供される、DUT信号の分離(b)各DUTの電力ピンと直列なスイッチ、電流リミッタ、またはレギュレータにより提供され、電力供給を欠陥のあるDUTから分離する、DUT電力の分離(c)基板上のマイクロコントローラまたはFPGAを用いて提供される自己診断(d)基板上の追加的なテスト回路に適応するよう、プローブカードの一部として提供される、堆積型ドーターカード(e)ベースPCBとドーターカードとの間またはベースPCBとテストシステムコントローラとの間のインターフェースワイヤの本数を最小化するよう、ベースPCBとプローブカードのドーターカードまたはテストシステムコントローラとの間のインターフェースバスを使用すること。

Claim (excerpt)：

ウェハ上のコンポーネントをテストするための、プローブカードの複数のテストプローブへのテスト信号の供給を制御するプログラム可能なコントローラを備える、プローブカードアセンブリ。

IPC (2)：

G01R 31/28 , H01L 21/66

FI (2)：

G01R31/28 K , H01L21/66 B

F-Term (15)：

2G132AA00 , 2G132AE04 , 2G132AE22 , 2G132AF02 , 2G132AF07 , 2G132AG02 , 2G132AJ01 , 2G132AL26 , 2G132AL38 , 4M106AA01 , 4M106AA02 , 4M106BA01 , 4M106CA01 , 4M106DD10 , 4M106DD16

Patent cited by the Patent：

Cited by applicant (1)

米国特許第6,603,323号明細書

Cited by examiner (1)

テストシステムおよび半導体集積回路装置の製造方法
Gazette classification：公開公報 Application number：特願2000-264193 Applicant：株式会社日立製作所

Return to Previous Page