Pat
J-GLOBAL ID：200903049519032281
半導体装置の製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995016829
Publication number (International publication number)：1996213364
Application date： Feb. 03, 1995
Publication date： Aug. 20, 1996
Summary：
【要約】【目的】 容量素子を備えた半導体装置の作製において、エッチングガスに起因した容量素子誘電体膜の侵食を防止する。【構成】 上電極用白金膜3と誘電体膜2を、塩素を含むエッチングガスによりドライエッチングする。このとき上電極用白金膜3と誘電体膜2の側壁部6、露出した下電極用白金膜1の表面7に、エッチングガスが分解して生じた塩素の原子、イオンまたはラジカル等が大量に付着する。次に、水分と反応しにくい弗素またはそれを含むガスを放電させて得たプラズマを基板4に照射し、付着した塩素の原子等を弗素の原子によって置換させた後、下電極用白金膜1を選択的にドライエッチングして容量素子の電極を所定のパターンに形成する。弗素を含むガスで得たプラズマの照射に代えて、基板4を加熱することで付着した塩素の原子等を除去することができる。
Claim (excerpt)：
回路素子や配線等が形成された基板上に絶縁膜、下電極用白金膜、誘電体膜および上電極用白金膜を形成し、前記上電極用白金膜および前記誘電体膜を塩素、臭素および沃素の少なくとも一種を含むエッチングガスを使用して選択的にドライエッチングした後、水分と反応しにくい弗素またはそれを含むガスを放電させることにより発生するプラズマを照射することを特徴とする半導体装置の製造方法。
IPC (5)：
H01L 21/3065
, H01L 27/04
, H01L 21/822
, H01L 27/108
, H01L 21/8242
H01L 21/302 F
, H01L 21/302 N
, H01L 27/04 C
, H01L 27/10 651
