半導体記憶装置

Inventor： ,
Applicant, Patent owner：
Agent (1)：吉田研二 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993101552
Publication number (International publication number)：1994309860
Application date： Apr. 27, 1993
Publication date： Nov. 04, 1994
Summary：

【要約】【目的】高速かつ簡単に、バックアップ作業やインストール作業を行える半導体記憶装置を得る。【構成】装置本体12に対してメモリケース11を着脱自在に装着し得るように構成した。装置本体12にケース11を装着すると、第1のコネクタと第2のコネクタとが電気的に接続し、メモリコントロール回路、RAM、CPU、ホストインタフェースコントローラが第1及び第2のコネクタを介してデータ線に接続される。そして、データの書き込み時、最初のデータを1番目のメモリブロックに書き込み、次のデータを2番目のメモリブロックに書き込み、順次にデータを書き込むメモリブロックを切り換える。また、データを読み出すときは、1番目のメモリブロックから順次メモリブロックを切り換えながら読み出し、高速に書き込み、読み出しを行える。

Claim (excerpt)：

第1のコネクタと、第1のコネクタに接続されるメモリコントロール回路と、メモリコントロール回路に接続されたRAMと、第1のコネクタ及びメモリコントロール回路に接続されてこれらを制御するCPUと、ホスト計算機と接続するホストインタフェースと、ホストインタフェースをコントロールするホストインタフェースコントローラとを備える装置本体を設け、アドレス線及びデータ線が接続された第2のコネクタと、アドレス線、データ線それぞれが共通に接続された複数のフラッシュメモリ、及び外部より指定されるアドレスに応じて前記複数のフラッシュメモリの中から1つを選択し、選択したフラッシュメモリに対してアドレス及びデータを供給し、かつ制御するコントロールロジックを備える複数のメモリブロックと、複数のメモリブロックの前記コントロールロジックに対して共通に接続したアドレス線及びデータ線と、それぞれのメモリブロックに独立な制御線とから構成されたメモリモジュールを装置本体に対して着脱自在に装着されたメモリケースに収納し、前記装置本体にメモリケースを装着すると、第1のコネクタと第2のコネクタとが電気的に接続し、メモリコントロール回路、RAM、CPU、ホストインタフェースコントローラが第1及び第2のコネクタを介してデータ線に接続されることを特徴とする半導体記憶装置。

IPC (2)：

G11C 5/00 302 , G06K 19/07

Patent cited by the Patent：

Cited by examiner (3)

特開平4-221447
不揮発性メモリ制御方法及び装置
Gazette classification：公開公報 Application number：特願平3-285653 Applicant：株式会社日立製作所
特開昭60-212900

Return to Previous Page