Pat
J-GLOBAL ID：200903049589373493
半導体基板とその作製方法
Inventor：
Applicant, Patent owner：
Agent (1)：
丸島 儀一
Gazette classification：公開公報
Application number (International application number)：1999194282
Publication number (International publication number)：2000100676
Application date： Jul. 08, 1999
Publication date： Apr. 07, 2000
Summary：
【要約】【課題】 高周波トランジスタの作製に適したSOI基板となり得る半導体基板を提供する。【解決手段】 半導体層領域を含む第1の基材を第2の基材に貼り合わせ、該第2の基材上に該半導体層領域を残して該第1の基材を除去する半導体基板の作製方法において、前記貼り合わせの雰囲気中におけるP型不純物の濃度とN型不純物の濃度の大小関係を第2の基材の構成に応じて選択することを特徴とする方法により半導体基板を作製する。
Claim (excerpt)：
半導体層領域を含む第1の基材と第2の基材とを貼り合せ、該第2の基材上に該半導体層領域を残して該第1の基材を除去する工程を含む半導体基板の作製方法において、該第2の基材の構成に応じて、前記貼り合せの工程を行う雰囲気中のN型不純物の濃度とP型不純物の濃度の大小関係を定めることを特徴とする半導体基板の作製方法。
Patent cited by the Patent：
Return to Previous Page
