Pat
J-GLOBAL ID：200903049699643020

メモリ装置

Inventor：
神先 幸子

About 神先 幸子


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： ▲柳▼川 信
Gazette classification：公開公報
Application number (International application number)：1993225185
Publication number (International publication number)：1995057457
Application date： Aug. 18, 1993
Publication date： Mar. 03, 1995
Summary：
【要約】【目的】 複数バンクを有し、センスアンプをキャッシュメモリとして用いるDRAMにおいて、チップサイズを小としつつ高速アクセスを実現する。【構成】 RASBをロウレベルに維持した状態で、センスアンプはアクティブとしたままでワード線を制御信号RSTRによりリセット可能とする。RASBがロウレベルに維持されているので、センスアンプがアクティブのままであるから、センスアンプをキャッシュメモリとして用いることができる。ページアクセスサイクル中にライトがあったかどうか判定し、ライトがあればRASB上昇時にワード線を上げ、センスアンプ内のデータをメモリセルにリストアしてからビット線対をプリチャージし、ライトがなければ、RASB上昇時に直ちにビット線対をプリチャージする。
Claim (excerpt)：
ワード線と、ビット線と、これ等ワード線とビット線との各交差部に設けられたメモリセルと、前記ビット線対応に設けられて対応ビット線のデータを増幅するセンスアンプと、外部ローアドレスストローブ信号の活性化に応答してアドレス信号を取込みこのアドレス信号に応じたワード線を選択的に活性化する手段と、前記アドレス信号に応じたビット線に対応するセンスアンプを選択的に活性化する手段とを含むメモリ装置であって、前記ローアドレスストローブ信号の活性状態で、制御信号に応答して前記センスアンプの活性状態を維持しつつ前記ワード線を非活性状態に制御する手段を含むことを特徴とするメモリ装置。
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM