Pat
J-GLOBAL ID：200903050225268811

半導体集積回路のエレクトロマイグレーション信頼性検証方法及びその装置

Inventor：
村井 修三

About 村井 修三


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 境 廣巳
Gazette classification：公開公報
Application number (International application number)：1996131125
Publication number (International publication number)：1997293765
Application date： Apr. 26, 1996
Publication date： Nov. 11, 1997
Summary：
【要約】【課題】 被検証対象となるCMOS半導体集積回路に対して、瞬間的な高い電流密度(振幅の大きいパルス)によって一気に進行するエレクトロマイグレーションが問題となる可能性のある箇所を検出する。【解決手段】 被検証対象ネットの論理状態を変化させる同ネット中のトランジスタの組み合わせについてトランジスタ構成情報(チャネルタイプ,チャネル数及びチャネル幅)を検出し、また被検証対象ネットの配線抵抗及び負荷容量を計算する(A1)。次に前記トランジスタ構成情報と被検証対象ネットの配線抵抗及び負荷容量とから、前記組み合わせ毎の被検証対象ネットのピーク電流のうちの最大値を求める(A2)。次にこのピーク電流の最大値と配線形状とから回路の配線におけるピーク電流密度を計算する(A3)。次にこのピーク電流密度がエレクトロマイグレーションの設計仕様であるピーク電流密度の制限値を満足しているか否かを調べる(A4)。
Claim (excerpt)：
エレクトロマイグレーションの設計仕様であるピーク電流密度の制限に対してCMOSの半導体集積回路の設計情報を検証する方法であって、以下のステップ(a)乃至(f)を有することを特徴とする半導体集積回路のエレクトロマイグレーション信頼性検証方法。(a)被検証対象ネットの論理状態を変化させるトランジスタの組み合わせについてトランジスタ構成情報を検出する。(b)被検証対象ネットの配線抵抗を計算する。(c)被検証対象ネットの負荷容量を計算する。(d)前記トランジスタ構成情報と前記配線抵抗と前記負荷容量とに基づいて、被検証対象ネットの論理状態を変化させるトランジスタの組み合わせ毎の被検証対象ネットのピーク電流のうちの最大値を求める。(e)前記ピーク電流の最大値と配線形状とに基づいて回路の配線におけるピーク電流密度を計算する。(f)前記ピーク電流密度がエレクトロマイグレーションの設計仕様であるピーク電流密度の制限値を満足しているか否かを調べる。
IPC (7)：
H01L 21/66 ,  G06F 17/50 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/00
FI (6)：
H01L 21/66 S ,  H01L 21/66 Z ,  H01L 29/00 ,  G06F 15/60 662 G ,  H01L 27/04 D ,  H01L 27/08 321 A
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM