縦形MOSトランジスタ及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：坂上正明
Gazette classification：公開公報
Application number (International application number)：2000166214
Publication number (International publication number)：2001345446
Application date： Jun. 02, 2000
Publication date： Dec. 14, 2001
Summary：

【要約】【課題】ゲート抵抗を低減し、従来よりも高周波特性を改善するとともに歩留まり向上を実現する縦形MOSトランジスタ及びその製造方法を提供する。【解決手段】ゲート電極9aにゲート電圧が印加されると、トレンチ4に沿ってボディ領域3にチャネルが形成され、ドレーン層1からソース層7に電子電流が流れる。このとき、トレンチ内のゲートを多結晶シリコン膜6と金属シリサイド9との積層構造とする。そのため、ゲート抵抗が小さくなり、高周波特性が改善される。また、この構造及び製造方法ではトレンチ内ゲート上部にゲート形成のためのエッチング時に生ずる凹部が発生しにくく、この凹部に基づく動作不良や信頼性不良を回避することができる。

Claim (excerpt)：

第1の導電型の半導体基板と、前記半導体基板上に形成された第1の導電型のエピタキシャル成長層と、前記エピタキシャル成長層上に形成された第2の導電型のボディ領域と、前記第2の導電型のボディ領域を貫通し、前記第1導電型のエピタキシャル成長層の内部に達するように形成されたトレンチと、前記第2の導電型のボディ領域の表面及び前記トレンチの壁面及び底面に沿って形成されたゲート絶縁膜と、前記ゲート絶縁膜に接し、前記ゲート絶縁膜に囲まれるように前記トレンチ内に形成された多結晶シリコンゲートと、前記多結晶シリコンゲートに接し、前記ゲート絶縁膜及び多結晶シリコンゲートに囲まれるように前記トレンチ内に形成された金属シリサイドゲートと、前記第2の導電型のボディ領域の表面で且つ前記トレンチ周囲に前記ゲート絶縁膜に接して形成された第1の導電型のソース領域と、前記多結晶シリコンゲート及び前記金属シリサイドゲートに接続されたゲート電極と、前記ソース領域に接続されたソース電極と、前記半導体基板に接続されたドレイン電極とを、備えたことを特徴とする縦形MOSトランジスタ。

IPC (4)：

H01L 29/78 653 , H01L 29/78 652 , H01L 29/78 , H01L 21/336

FI (4)：

H01L 29/78 653 A , H01L 29/78 652 K , H01L 29/78 652 N , H01L 29/78 658 F

Patent cited by the Patent：

Cited by examiner (4)

半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平7-169125 Applicant：日本電気株式会社
特開平4-290271
半導体装置
Gazette classification：公開公報 Application number：特願平9-340830 Applicant：日本電気株式会社

Show all

Return to Previous Page