Pat
J-GLOBAL ID：200903050510640201

半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器

Inventor：
村松 永至

About 村松 永至


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (1)： 鈴木 喜三郎 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998295654
Publication number (International publication number)：2000124249
Application date： Oct. 16, 1998
Publication date： Apr. 28, 2000
Summary：
【要約】【課題】 フリップチップ実装が行われる半導体装置において、バンプが接続されるパッドの占める面積の割合を増加させることなく、十分なバンプの面積を確保することができる半導体装置を提供する。【解決手段】 半導体装置10は、複数のパッド32と、絶縁膜22と、複数のバンプ36とを備える。パッド32は、集積回路18が形成された半導体基板14の上に設けられ、集積回路18に接続されている。絶縁膜22は、集積回路18を覆い各パッド32に対応した位置に開口部24を有する。バンプ36は、絶縁膜22の開口部24を介してパッド32に接続されている。バンプ36は、パッド32に対応する領域を超えた絶縁膜22上まで、半導体基板14の隣接する一辺とほぼ直交する方向に、延在して形成されている。
Claim (excerpt)：
集積回路が形成された半導体基板の上に設けられ、前記集積回路に接続された複数のパッドと、前記集積回路を覆い前記各パッドに対応した位置に開口部を有する絶縁膜と、前記絶縁膜の開口部を介して前記各パッドに接続された複数のバンプと、を有する半導体装置であって、前記バンプは、前記パッドに対応する領域を超えた前記絶縁膜上まで、前記半導体基板の隣接する一辺とほぼ直交する方向に、延在して形成されていることを特徴とする半導体装置。
IPC (3)：
H01L 21/60 ,  H01L 21/60 311 ,  G02F 1/1345
FI (4)：
H01L 21/92 602 G ,  H01L 21/60 311 S ,  G02F 1/1345 ,  H01L 21/92 602 Q
F-Term (15)：
2H092GA48 ,  2H092GA49 ,  2H092GA55 ,  2H092GA60 ,  2H092HA19 ,  2H092HA25 ,  2H092HA28 ,  2H092NA25 ,  2H092NA27 ,  2H092NA28 ,  2H092NA29 ,  2H092PA06 ,  5F044KK06 ,  5F044LL09 ,  5F044QQ02
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM