Pat
J-GLOBAL ID：200903050519163538

半導体装置の製造方法および半導体装置

Inventor：
川島 寛之

About 川島 寛之


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：2005350176
Publication number (International publication number)：2007157959
Application date： Dec. 05, 2005
Publication date： Jun. 21, 2007
Summary：
【課題】配線溝の加工制御性に優れ、配線間容量が低減された半導体装置の製造方法および半導体装置を提供する。【解決手段】下地基板1上に、有機系の低誘電材料またはアモルファスカーボンで構成された第1の低誘電材料層2aと無機系の低誘電材料で構成された第2の低誘電材料層2bとを順次積層してなる配線間絶縁膜2を形成した後、当該配線間絶縁膜に前記下地基板1に達する第1配線溝3を形成し、この第1配線溝3に導電膜を埋め込んで第1配線5を形成する。次に、第1配線5上および第2の低誘電材料層2b上に、配線層間絶縁膜8を形成した後、配線層間絶縁膜8に第1配線5に達する接続孔9を形成し、この接続孔9に導電膜を埋め込んでヴィア11を形成する半導体装置の製造方法およびこれによって得られる半導体装置である。【選択図】図2
Claim (excerpt)：
低誘電材料で構成された配線間絶縁膜と配線層間絶縁膜とを備えた半導体装置の製造方法であって、 下地基板上に、有機系の低誘電材料またはアモルファスカーボンで構成された第1の低誘電材料層と無機系の低誘電材料で構成された第2の低誘電材料層とを順次積層してなる配線間絶縁膜を形成した後、当該配線間絶縁膜に前記下地基板に達する配線溝を形成し、この配線溝に導電膜を埋め込んで配線を形成する第1の工程と、 下地基板上に、無機系の低誘電材料からなる配線層間絶縁膜を形成した後、当該配線層間絶縁膜に前記下地基板に達する接続孔を形成し、この接続孔に導電膜を埋め込んでヴィアを形成する第2の工程とを有し、 前記第1の工程および前記第2の工程のいずれかを先に行う ことを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 23/522 ,  H01L 21/768
FI (2)：
H01L21/90 J ,  H01L21/90 A
F-Term (43)：
5F033HH07 ,  5F033HH11 ,  5F033HH12 ,  5F033HH21 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ21 ,  5F033KK07 ,  5F033KK11 ,  5F033KK12 ,  5F033KK21 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN01 ,  5F033NN03 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ25 ,  5F033QQ35 ,  5F033QQ48 ,  5F033QQ51 ,  5F033QQ73 ,  5F033QQ76 ,  5F033QQ90 ,  5F033RR01 ,  5F033RR09 ,  5F033RR21 ,  5F033RR22 ,  5F033RR29 ,  5F033SS15 ,  5F033SS22 ,  5F033TT04 ,  5F033XX24
Patent cited by the Patent：
Cited by applicant (2)

Return to Previous Page

TOP

BOTTOM