電子回路

Inventor：
Applicant, Patent owner：
Agent (1)：佐藤隆久
Gazette classification：公開公報
Application number (International application number)：1997172399
Publication number (International publication number)：1999017459
Application date： Jun. 27, 1997
Publication date： Jan. 22, 1999
Summary：

【要約】【課題】回路の高速性に影響を与えることなく、利得の精度を改善でき、アーリー効果を低減できる電子回路を実現する。【解決手段】ベースが共通なバイアス電圧VB1によりバイアスされているトランジスタQ41,Q42および差動増幅回路を構成するトランジスタQ43,Q44により、トランジスタQ41,Q42のアーリー効果により生じたトランジスタQ41,Q42のエミッタ電位差を補正電流Δiとして抽出する。この補正電流ΔiをトランジスタQ45,Q46のエミッタ側に供給し、トランジスタQ45,Q46のアーリー効果を補正するので、回路の動作特性に影響を与えることなく、アーリー効果を低減できる。

Claim (excerpt)：

ベース電位が同じレベルに保持され、エミッタに所定の電流を供給する第1と第2の電流供給手段が接続され、コレクタがそれぞれ所定の機能回路に接続されている第1と第2のトランジスタと、ベースがそれぞれ上記第1と第2のトランジスタのエミッタに接続され、エミッタが電流源に共通に接続され、差動対を構成している第3と第4のトランジスタとを有し、上記第3と第4のトランジスタのコレクタ電流を受けて、これらのコレクタ電流に応じてアーリー効果を補正する電子回路。

IPC (2)：

H03F 1/08 , H03F 3/45

FI (2)：

H03F 1/08 , H03F 3/45 Z

Patent cited by the Patent：

Cited by examiner (5)

特開平4-129306
特開平2-288504
増幅器
Gazette classification：公開公報 Application number：特願平3-209288 Applicant：株式会社東芝

Show all

Return to Previous Page