Pat
J-GLOBAL ID：200903050662562206

積層型セラミック電子部品およびその製造方法ならびにセラミックペーストおよびその製造方法

Inventor：
宮崎 信

About 宮崎 信

, 
田中 覚

About 田中 覚

, 
木村 幸司

About 木村 幸司

, 
加藤 浩二

About 加藤 浩二

, 
鈴木 宏始

About 鈴木 宏始


Applicant, Patent owner：
株式会社村田製作所

About 株式会社村田製作所


Agent (1)： 小柴 雅昭
Gazette classification：公開公報
Application number (International application number)：2000319522
Publication number (International publication number)：2001232617
Application date： Oct. 19, 2000
Publication date： Aug. 28, 2001
Summary：
【要約】【課題】 極めて薄いセラミックグリーン層を高いパターン精度をもって形成するのに適したセラミックペーストを提供する。【解決手段】 セラミック粉末、有機溶剤および有機バインダを含むセラミックペーストにおいて、有機バインダとして、ポリビニルブチラールとセルロースエステルとの混合物、ポリアクリル酸エステル類とセルロースエステルとの混合物、ポリビニルブチラールとポリ酢酸ビニルとの混合物、または、ポリビニルブチラールとポリアクリル酸エステル類との混合物、あるいは、アクリル酸(メタクリル酸)アルキルエステルを主成分とする共重合体を用いる。このセラミックペーストは、たとえば積層セラミックコンデンサにおける内部電極1の厚みによる段差を実質的になくすようにセラミックグリーンシート2の主面上に段差吸収用セラミックグリーン層5を形成するために有利に用いられる。
Claim (excerpt)：
セラミックスラリー、導電性ペーストおよびセラミックペーストをそれぞれ用意し、前記セラミックスラリーを成形することによって得られたセラミックグリーンシートと、前記セラミックグリーンシートの主面上にその厚みによる段差をもたらすように部分的に前記導電性ペーストを付与することによって形成された内部回路要素膜と、前記内部回路要素膜の厚みによる段差を実質的になくすように前記セラミックグリーンシートの前記主面上であって前記内部回路要素膜が形成されない領域に前記セラミックペーストを付与することによって形成された段差吸収用セラミックグリーン層とを備える、複数の複合構造物を作製し、複数の前記複合構造物を積み重ねることによって、生の積層体を作製し、前記生の積層体を焼成する、各工程を備える、積層型セラミック電子部品の製造方法であって、前記セラミックペーストは、セラミック粉末と、有機溶剤と、有機バインダとを含み、前記有機バインダとして、ポリビニルブチラールとセルロースエステルとの混合物が用いられる、積層型セラミック電子部品の製造方法。
IPC (11)：
B28B 11/00 ,  C04B 35/622 ,  C04B 35/00 ,  C04B 35/632 ,  H01F 17/00 ,  H01F 41/04 ,  H01G 4/12 346 ,  H01G 4/12 355 ,  H01G 4/12 364 ,  H01G 4/30 301 ,  H01G 4/30 311
FI (11)：
H01F 17/00 D ,  H01F 41/04 C ,  H01G 4/12 346 ,  H01G 4/12 355 ,  H01G 4/12 364 ,  H01G 4/30 301 A ,  H01G 4/30 311 F ,  B28B 11/00 Z ,  C04B 35/00 G ,  C04B 35/00 Y ,  C04B 35/00 108
Patent cited by the Patent：
Cited by applicant (8)
Show all
Cited by examiner (8)
Show all

Return to Previous Page

TOP

BOTTOM