Pat
J-GLOBAL ID：200903050702693260

半導体装置およびその作製方法

Inventor：
山崎 舜平

About 山崎 舜平

, 
福永 健司

About 福永 健司


Applicant, Patent owner：
株式会社半導体エネルギー研究所

About 株式会社半導体エネルギー研究所


Gazette classification：公開公報
Application number (International application number)：1997363444
Publication number (International publication number)：1999177105
Application date： Dec. 15, 1997
Publication date： Jul. 02, 1999
Summary：
【要約】【課題】 ゲイト電極としてアルミ材料を用いたTFTを高い歩留りで実現するための技術を提供する。【解決手段】 活性層103、ゲイト絶縁膜104の上に設けられたゲイト電極をタンタル層110とアルミニウム層105との積層膜で構成する。この構造ではタンタル層110がストッパーとなり、アルミニウム層105の成分物質がゲイト絶縁膜中へ侵入するのを防ぐことができる。また、タンタル層110の端部はタンタルオキサイド112となり、LDD領域を形成する上でゲイト絶縁膜へのイオン注入ダメージを低減する効果を持つ。
Claim (excerpt)：
同一基板上に形成された複数のTFTで構成される半導体回路を構成に含む半導体装置であって、前記TFTは活性層、ゲイト絶縁膜並びにタンタル層とアルミニウムまたはアルミニウムを主成分とする材料層とを積層してなるゲイト電極を有し、前記タンタル層は、前記アルミニウムまたはアルミニウムを主成分とする材料層の構成元素が前記ゲイト絶縁膜中へ侵入するのを防ぐブロッキング層として機能しうる膜厚を有することを特徴とする半導体装置。
IPC (2)：
H01L 29/786 ,  H01L 21/336
FI (4)：
H01L 29/78 617 L ,  H01L 29/78 616 A ,  H01L 29/78 616 M ,  H01L 29/78 617 J
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM