Pat

J-GLOBAL ID：200903050821960439

規則混晶半導体装置及びその製造方法

Inventor： 中田 義昭 ,  上田 修 ,  仲村 智
Applicant, Patent owner： 富士通株式会社
Agent (1)： 高橋 敬四郎
Gazette classification：公開公報
Application number (International application number)：1993057134
Publication number (International publication number)：1994177169
Application date： Mar. 17, 1993
Publication date： Jun. 24, 1994
Summary：

【要約】【目的】 III-V族化合物半導体混晶を荷電キャリア走行層ないしその近傍領域に用いた半導体装置に関し、効率的に規則混晶を成長できる半導体結晶の成長方法を提供することを目的とする。【構成】 (110)面から〔00-1〕方向に0.5〜10度傾いた微傾斜表面を有する基板上に、〔110〕方向と〔001〕方向とに規則性を有する超格子構造を形成する。超格子構造の構成物質と周期を選択することにより、バンド構造を種々に設計することができる。周期性のない方向に電流を流すと極めて高い移動度が得られる。周期性のある方向に電流を流してもよい。

Claim (excerpt)：

電荷キャリアが流れる主領域またはその領域に隣接する従領域の少なくとも一部の領域であって、2種類以上の2元III-V族化合物半導体の単分子層を〔110〕および〔001〕方向に一定周期で規則的に交互配置した2次元または3次元超格子構造を有する一部の領域を含む半導体装置。

IPC (5)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/20 ,  H01L 29/68 ,  H01L 29/804

FI (2)：

H01L 29/80 H ,  H01L 29/80 A

Patent cited by the Patent：

Cited by examiner (1)

• 多ピン面実装コネクタ装置
  Gazette classification：公開公報   Application number：特願平4-138322   Applicant：松下電器産業株式会社