Pat

J-GLOBAL ID：200903050827682430

半導体基板の分割方法

Inventor： 稲葉 昌治
Applicant, Patent owner： 三洋電機株式会社 ,  鳥取三洋電機株式会社
Agent (1)： 安富 耕二 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996237965
Publication number (International publication number)：1998083974
Application date： Sep. 09, 1996
Publication date： Mar. 31, 1998
Summary：

【要約】【課題】 半導体基板を精度良く分割して、半導体素子の歩留まりを高めることを可能にすることを主な課題とする。【解決手段】 半導体基板1をその裏面15から幅の広い第1のブレ-ド4aを用いて半導体基板1の表側12の一部を残すように切断する第1切断工程と、半導体基板1の裏面15から幅の狭い第2のブレ-ド4bを用いて前記工程で切り残した半導体基板1の残り部分を切断する第2切断工程を有することを特徴とする。

Claim (excerpt)：

半導体基板をその裏面から幅の広い第1のブレ-ドを用いて前記半導体基板の表側の一部を残すように切断する第1切断工程と、半導体基板の裏面から幅の狭い第2のブレ-ドを用いて前記工程で切り残した前記半導体基板の残り部分を切断する第2切断工程を有することを特徴とする半導体基板の分割方法。

Patent cited by the Patent：

Cited by examiner (3)

• 特開平1-208105
  
• 薄層半導体基板の分割方法
  Gazette classification：公開公報   Application number：特願平4-205279   Applicant：シャープ株式会社
• 特開平1-208105